 |
Литература: Программирование и ремонт Импульсные блоки питания Неисправности и замена Радиоэлектронная аппаратура Микросхема в ТА Рубрикатор ТА Кабельные линии Обмотки и изоляция Радиоаппаратура Гибкие диски часть 2 часть 3 часть 4 часть 5 Ремонт компьютера часть 2 Аналитика: Монтаж Справочник Электроника Мощные высокочастотные транзисторы 200 микросхем Полупроводники ч.1 Часть 2 Алгоритмические проблемы 500 микросхем 500 микросхем Сортировка и поиск Монады Передача сигнала Электроника Прием сигнала Телевидиние Проектирование Эвм Оптимизация Автомобильная электроника Поляковтрансиверы Форт Тензодатчик Силовые полевые транзисторы Распределение частот Резисторные и термопарные Оберон Открытые системы шифрования Удк
[7]
Таблица 6.3. Временные соотношения для циклов ПДП
N параметра | Наименование | Внешняя плата как источник или контроллер ПДП (нс) | Внешняя плата как приемник (нс) | ||
-DACK, AEN устанавливаются до - I/OR, -I/OW | |||||
Адрес устанавливается до команды | |||||
-I/OR устанавливается до | |||||
-MEMR устанавливается до -I/OW | |||||
Данные устанавливаются от -I/OR(1) | |||||
Данные устанавливаются от -MEMR(1) | |||||
Данные устанавливаются до разрешения -MEMW | |||||
Данные устанавливаются до разрешения -I/OW | |||||
Команда чтения удерживается после запрещения команды записи | |||||
Адрес удерживается после запрещения команд | |||||
Данные удерживаются после запрещения команд(1) | |||||
I/O CH RDY в лог."0" от команды обращения к памяти (1 ) | |||||
T/C устанавливается до команды | |||||
T/C удерживается после запрещения команды | |||||
Длительность -I/OR | |||||
Длительность -MEMR | |||||
Длительность -I/OW | |||||
Длительность -MEMW | |||||
-DACK удерживается после запрещения команды | |||||
AEN удерживается после запрещения команды | |||||
DRQ активный от разрешения команды | |||||
1 7Длительность лог."0" I/O TCLKTCLK
ПРИМЕЧАНИЕ: (1 ) Не для контроллера ПДП, а для внешней платы.
Таблица 6.4. Временные соотношения для цикла захвата шины
параметра | Наименование | ЦП, контроллер ПДП, контроллер регенерации | Внешняя плата (нс) | ||
DACK разрешается после разрешения DRQ (1 ) | |||||
Задержка -MASTER от -DACK 0 | |||||
Контроллер ПДП переводит свои выходы в третье состояние | |||||
AEN удерживается после разрешения -MASTER | |||||
Внешняя плата начинает вырабатывать сигналы адреса, данных и командные сигналы | |||||
Сигнал -MASTER удерживается после запрещения DRQ | |||||
Сигнал -DACK удерживается послезапрещения DRQ (2) | |||||
Внешняя плата переводит свои выходы в третье состояние до запрещения сигнала -MASTER | |||||
ЦП начинает вырабатывать свои сигналы после запрещения сигнала -MASTER | |||||
DRQ удерживается запрещенным после запрещения -DACK | |||||
ПРИМЕЧАНИЯ: (1 ) Точные временные интервалы определяются контроллером ПДП. (2) Сигнал DRQ должен оставаться запрещенным, пока разрешен сигнал -DACK.
Файлы с графической иллюстрацией временных диаграмм шины ISA можно переписать здесь. Названия имен файлов соответствует следующим рисункам:
Рис. 6.1. Цикл доступа к 16-разрядной памяти с 0 тактом ожидания
Рис. 6.2. Нормальный и удлиненный цикл записи/чтения 16-разрядной памяти
Рис. 6.3. Нормальный и удлиненный цикл записи/чтения 16-разрядного устройства ввода/вывода
Рис. 6.4. Нормальный и удлиненный цикл записи/чтения 8-разрядной памяти
Рис. 6.5. Нормальный и удлиненный цикл записи/чтения 8-разрядного устройства ввода/вывода
Рис. 6.6. Нормальный и удлиненный цикл регенерации: 1 - Время разрешения сигнала -REFRESH может быть увеличено для выполнения нескольких циклов регенерации; 2 - Текущий задатчик на шине должен перевести сигналы адреса и команд в третье состояние до разрешения сигнала
REFRESH.
Рис. 6.7. Нормальный и удлиненный циклы ПДП: 1 - DRQ может стать отрицательным в любое время после -DACK; 2 - IO/ CH RDY запрещается для вставки дополнительных тактов ожидания. Каждый дополнительный такт ожидания состоит из двух тактов SYSCLK; 3 - Контроллер пДп активизирует сигнал TC в течении последней пересылки данных
Рис. 6.8. Цикл захвата шины: (1) - Контроллер ПДП; (2) - Внешняя плата
7. Характеристики соединителей на шине
7.1. Назначение выводов соединителей, устанавливаемых в слоты
Назначение выводов соединителей показано сверху вниз (при установленной внешней плате сторона компонентов соответствует правой половине соединителей, а место установки крепежной планки - верху).
36-выводный [8/1 6] соединитель:
-MEM CS16 | |||
-I/O CS16 | |||
-MASTER | |||
62-выводный [8] соединитель:
Корпус (GND) | -I/O CH CK | ||
Корпус (GND) | I/O CH RDY | ||