 |
Литература: Программирование и ремонт Импульсные блоки питания Неисправности и замена Радиоэлектронная аппаратура Микросхема в ТА Рубрикатор ТА Кабельные линии Обмотки и изоляция Радиоаппаратура Гибкие диски часть 2 часть 3 часть 4 часть 5 Ремонт компьютера часть 2 Аналитика: Монтаж Справочник Электроника Мощные высокочастотные транзисторы 200 микросхем Полупроводники ч.1 Часть 2 Алгоритмические проблемы 500 микросхем 500 микросхем Сортировка и поиск Монады Передача сигнала Электроника Прием сигнала Телевидиние Проектирование Эвм Оптимизация Автомобильная электроника Поляковтрансиверы Форт Тензодатчик Силовые полевые транзисторы Распределение частот Резисторные и термопарные Оберон Открытые системы шифрования Удк
[80]
URXIFGO* | Флаг прерывания при приеме USART0. URXIFG0 устанавливается, когда в U0TXBUF принят полный символ. 0- Прерывание не ожидается 1- Прерывание ожидается | |
Биты 5-O | Эти биты могут быть использованы другими модулями. См. справочные данные конкретного устройства. |
* Не используется в устройствах MSP430x12xx. См. IFG2 для битов флагов прерывания USART0 MSP430x12xx.
IFG2, регистр 2 флагов прерываний
76543210
UTXIFG1 | URXIFG1 | UTXIFG0** | URXIFG0** | ||||
rw-1 rw-0 rw-1 rw-0 | |||||||
Биты 7-6 | Эти биты могут использоваться другими модулями. См. справочные данные конкретного устройства. | |
UTXIFG1 | Флаг прерывания при передаче USART1. UTXIFG1 устанавливается, когда U1TXBUF пуст. 0- Прерывание не ожидается 1- Прерывание ожидается | |
URXIFG1 | Флаг прерывания при приеме USART1. URXIFG1 устанавливается, когда в U1RXBUF принят полный символ. 0- Прерывание не ожидается 1- Прерывание ожидается | |
Биты 3-2 | Эти биты могут использоваться другими модулями. См. справочные данные конкретного устройства. | |
UTXIFGO** | Флаг прерывания при передаче USART0. UTXIFG0 устанавливается, когда U0TXBUF пуст. 0- Прерывание не ожидается 1- Прерывание ожидается | |
URXIFGO** | Флаг прерывания при приеме USART0. URXIFG0 устанавливается, когда в U0RXBUF принят полный символ. 0- Прерывание не ожидается 1- Прерывание ожидается |
** Только в устройствах MSP430x12xx
Периферийный интерфейс USART, режим SPI
Раздел XIV.
£ га
Texas Instruments
Периферийный интерфейс USART, режим SPI
Универсальный синхронно/асинхронный приемопередающий (USART) периферийный интерфейс поддерживает два последовательных режима в одном аппаратном модуле. Этот раздел описывает работу синхронного периферийного интерфейса или режима SPI. USART0 реализован в устройствах MSP430x12xx, MSP430x13xx и MSP430x15x. В дополнение к USART0, в устройствах MSP430x14x и MSP430x16x реализован второй идентичный USART модуль - USART1.
14.1.Введение в USART: режим SPI
В синхронном режиме USART подключает MSP430 к внешней системе через три или четыре вывода: SIMO, SOMI, UCLK и STE. Режим SPI выбирается, когда бит SYNC установлен, а бит I2C очищен.
Режим SPI имеет следующие возможности:
•7-ми или 8-разрядные данные
•Работа SPI с 3-мя или 4-мя выводами
•Режимы ведущий или ведомый
•Независимые сдвиговые регистры передачи и приема
•Раздельные буферные регистры передачи и приема
•Выбираемая полярность UCLK и управление фазой
•Программируемая частота UCLK в режиме ведущего
•Независимая возможность прерывания для приема и передачи
На рис. 14-1 показан USART, сконфигурированный в режиме SPI.
14.2.Функционирование USART: режим SPI
В синхронном режиме последовательные данные передаются и принимаются множеством устройств с использованием общего тактирования, обеспечиваемого ведущим. Дополнительный вывод STE, управляемый ведущим, необходим для разрешения приема и передачи данных устройством.
Три или четыре сигнала используются для обмена данными через SPI:
•SIMO Вход ведомого, выход ведущего Режим ведущего: SIMO - линия вывода данных Режим ведомого: SIMO - линия ввода данных
•SOMI Выход ведомого, вход ведущего Режим ведущего: SOMI - линия ввода данных Режим ведомого: SOMI - линия вывода данных