Ремонт принтеров, сканнеров, факсов и остальной офисной техники


назад Оглавление вперед




[31]

прямое смещение этого транзистора уменьшается, что вызывает уменьшение его проводимости. С уменьшением проводимости транзистора Т2 отрицательный потенциал его коллектора возрастает, что приводит к росту отрицательного потенциала на базе транзистора Т1. Этот потенциал увеличивает прямое смещение транзистора Tj, благодаря чему еще больше возрастает его проводимость и соответственно возрастает падение напряжения на Rj и еще больше уменьшается отрицательный потенциал коллектора. Последнее еще больше уменьшает прямое смещение Т2 и его проводимость, что приводит к дальнейшему увеличению отрицательного потенциала коллектора Т2 и к дополнительному увеличению прямого смещения (отрицательного потенциала) на базе транзистора Т1. В результате протекания процессов в течение короткого интервала времени транзистор Тг оказывается в полностью проводящем состоянии (состоянии насыщения), а транзистор Т2 - закрытым.

Такое устойчивое состояние будет сохраняться до тех пор, пока к резистору Rs не будет приложен запускающий импульс. Запускающий импульс должен иметь положительную полярность, причем при его подаче увеличивается положительный потенциал на базе каждого транзистора. Однако транзистор Т2 уже закрыт, и положительный потенциал (обратное смещение) не оказывает на него действия. Для транзистора же Т1 положительный потенциал, приложенный к его базе, создает обратное смещение, запирающее транзистор. При запертом транзисторе падение напряжения на резисторе Rj не образуется, и отрицательный потенциал коллектора транзистора Тг становится равным напряжению источника питания. Так как коллектор транзистора Ti через резистор R2 связан с базой транзистора Г2, то высокий отрицательный потенциал, приложенный к базе транзистора Т2, создает значительное прямое смещение, отпирающее транзистор. В этом случае на резисторе R4, включенном последовательно с коллектором транзистора Т2, появляется большое падение напряжения, в результате чего отрицательный потенциал коллектора падает до низкого значения. Поэтому отрицательное напряжение, приложенное к базе транзистора Tj через резистор R3, также уменьшается, что поддерживает транзистор Tj в закрытом состоянии. Таким образом, транзистор Т1 полностью запирается, а транзистор Т2 находится в состоянии насыщения. Это состояние является устойчивым. По приходе следующего положительного импульса на R5 осуществляется переброс схемы и ее возврат в исходное состояние, при котором транзистор Tj оказывается в состоянии насыщения, а транзистор Т2 заперт.

Изменения выходного напряжения при подаче запускающих импульсов получаются на коллекторах обоих транзисторов, что может быть использовано, например, для запуска других триггеров. Вследствие того что выходное напряжение с приходом каждого запускающего импульса изменяет свою полярность, последовательно с С4 можно включить диод с тем, чтобы в последующий каскад передавались только положительные импульсы тока. Поэтому один выходной импульс получается на каждые два входных запускающих импульса. Характеристики схемы позволяют использовать ряд каскадов триггеров в качестве счетного устройства, а также для деления частоты следования импульсов в 2п раз, где п - число последовательно соединенных триггеров. Если один из триггеров служит для запуска другого, то последовательный диод в выходной цепи не нужен, поскольку диоды Д1 и Д2, называемые входными, пропускают к базам только положительные импульсы.

8.3. Схема ИЛИ

Логической схемой ИЛИ называется схема с одним выходом и любым числом входов, когда выходной сигнал образуется в результате .воздействия входного сигнала иа один или несколько входов схемы. На рис. 8.2, а показана типичная схема (вентиль) ИЛИ, выполненная на диодах. На схеме изображены три входа, хотя можно использовать только два входа или же добавить другие входы. Такой вентиль ИЛИ не нуждается в источнике питания, поскольку для обеспечения проводимости диодов подаются входные сигналы соответствующей полярности.

Когда к входу A прикладывается положительное (по отношению к земле) напряжение или импульс, диод Д] становится проводящим. Возникающий при этом ток создает на резисторе падение напряжения, представляющее выходной сигнал. Таким образом, при подаче импульса на вход А возникает выходной-импульс. Такой же результат получается при подаче импульса на вход В или С. Если импульсы напряжения; одинаковой высоты приложены к двум или трем входам одновременно, выходной сигнал практически не отличается от рассмотренного. Таким образом, один и тот же выходной сигнал образуется при воздействии сигнала на вход Л, ИЛИ на вход В, ИЛИ на вход С, ИЛИ на два, ИЛИ на все три входа. Вместо использования положительного сигнала (импульса), соответствующего логической единице, или логическому высказыванию ИСТИНА, может использоваться импульс отрицательной полярности. В этом случае диоды, показанные на рис. 8.2, а, должны быть включены в обратном направлении. (Если для представления логической 1 выбраны положительные сигналы, то сигналы отрицательной полярности, а также состояние отсутствия сигнала представляются 0. Аналогично этому использование логической 1 для отрицательных сигналов означает соответствие 0 положительных сигналов, а также состояния отсутствия сигнала.)


Рис. 8.2. Схемы ИЛИ и их условные обозначения.

На рис. 8.2,6 показана схема ИЛИ, реализованная на транзисторах, включенных с объединенным эмиттером. Для увеличения числа входов можно использовать три или более транзистора. На оба коллектора подается положительное напряжение, создающее обратное смещение коллекторных переходов. При отсутствии входных сигналов транзисторы практически заперты и выходной сигнал отсутствует. Однако, когда к входу А прикладывается импульс положительной полярности, транзистор Т отпирается. Возникает ток эмиттера, который протекает через резистор в цепи эмиттера и создает на этом резисторе падение напряжения, являющееся выходным сигналом. Аналогично импульс положительной полярности на входе В также приводит к появлению выходного сигнала, поскольку в этом случае отпирается транзистор Т2. Как и в случае схемы, показанной на рис. 8.2, а, при одновременном воздействии сигналов на оба входа также возникает выходной сигнал, что соответствует логической функции ИЛИ.

На рис. 8.2,в - д показаны условные обозначения схемы ИЛИ с различным числом входов (2, 3 и 5) [В отечественной научно-технической литературе используются другие обозначения схемы ИЛИ. - Прим. ред.]. Булева алгебра, упомянутая в разд. 8.1, является разделом математики; она описывает поведение переключающих логических схем и в символическом виде выражает соотношения между состояниями таких схем. В булевой алгебре знак + используется для обозначения функции ИЛИ - логического сложения. Поэтому выражение А + В в действительности обозначает А ИЛИ В, а вовсе не указывает на арифметическое сложение. Можно производить логическое сложение нескольких величин, например А + В + + С + D [Чтобы отличать логическую схему от арифметической, используется специальный символ логического сложения V-Тогда приведенное здесь выражение будет выглядеть следующим образом: AVBVCVD. - Прим. ред.].

Как отмечалось выше, логическим состояниям ИСТИНА (И) и ЛОЖЬ (Л) соответствуют два значения логической величины. Логическая сумма двух логических величин может принимать значения, указанные в табл. 8.1 - 8.3.

Таблица 8.1

Таблица 8.2

Таблица 8.3

0 + 0 = 0

Л + Л = Л

0 + 0 = 0

A + 0 = 1

И + Л = И

1 + 0 = 1

0 + B = 1

Л + И = Л

0 + 1 =1

A + B = 1

И + И = И

1 + 1 = 1

При большем числе логических слагаемых возможны соотношения:

0+0 + 0 = 0; 0 + 1+0=1 и т. д.

8.4. Схемы ИЛИ-НЕ, И, И-НЕ

Выходной импульс можно снимать не с эмиттерного повторителя (рис. 8.2,6), а с коллекторной цепи транзистора с заземленным эмиттером (рис. 8.3, а). Однако в этом случае фазы выходного и входного сигналов отличаются на 180°. Поэтому положительный импульс на входе вызывает на выходе импульс отрицательной полярности. Такая логическая схема, подобная: схеме ИЛИ, но отличающаяся от последней тем, что входной и


выходной сигналы находятся в противофазе, называется схемой ИЛИ-НЕ.

выход ?

8г"в

Рис. 8.3. Схемы ИЛИ-НЕ (а), И и И-НЕ (б) и условные обозначения схем ИЛИ-НЕ (б), И (г) и И-НЕ (дне).

На рис. 8.3,в показано символическое изображение схемы ИЛИ-НЕ. Маленький кружок у выхода обозначает инверсию сигнала. В данном случае, если A = 1, то сигнал на выходе соответствует 0.

На рис. 8.3,6 показана другая логическая схема, в которой два n - р - n-транзистора образуют каскад совпадения. Здесь для получения выходного импульса необходимо совпадение во времени входных импульсов. Обратите внимание на то, что эмиттер транзистора Т включен последовательно с коллектором транзистора Т2. Следовательно, в цепях эмиттер - коллектор нет тока, если оба транзистора ,не открыты одновременно. Поэтому если, например, на транзистор ti поступает положительный импульс, а на вход транзистора Т2 положительный импульс не подается, то цепь протекания коллекторных токов оказывается разорванной и выходной сигнал отсутствует. То же самое имеет место, если импульс поступает лишь на вход В. Таблица 8.4

Если импульсы подаются на оба входа одновременно, каждый транзистор получает необходимое прямое смещение и оказывается проводящим, благодаря чему цепь протекания коллекторных токов замыкается. Если выходной сигнал снимается с резистора в цепи эмиттера транзистора Тч, то выполняемая логическая операция называется операцией И, а логическая схема - соответственно схемой (вентилем) И по той причине, что для получения выходного импульса необходима подача импульсов на оба входа А и В. При трехвходовой схеме И для возникновения выходного импульса, соответствующего логической единице, понадобилось бы приложение импульсов на все три входа, поскольку все три транзистора были бы включены последовательно.

Если выходной сигнал снимается с коллектора транзистора Ti, то подаваемый на его вход сигнал инвертируется. Поскольку в этом случае полярность выходного сигнала не совпадает с полярностью входных сигналов, выполняемая при этом логическая операция называется И-НЕ; такое же название присваивается логической схеме.



[стр.Начало] [стр.1] [стр.2] [стр.3] [стр.4] [стр.5] [стр.6] [стр.7] [стр.8] [стр.9] [стр.10] [стр.11] [стр.12] [стр.13] [стр.14] [стр.15] [стр.16] [стр.17] [стр.18] [стр.19] [стр.20] [стр.21] [стр.22] [стр.23] [стр.24] [стр.25] [стр.26] [стр.27] [стр.28] [стр.29] [стр.30] [стр.31] [стр.32] [стр.33] [стр.34] [стр.35] [стр.36] [стр.37] [стр.38] [стр.39] [стр.40] [стр.41] [стр.42] [стр.43] [стр.44] [стр.45] [стр.46] [стр.47] [стр.48] [стр.49] [стр.50] [стр.51] [стр.52] [стр.53] [стр.54] [стр.55] [стр.56]