Ремонт принтеров, сканнеров, факсов и остальной офисной техники


назад Оглавление вперед




[35]

числе. Наибольшее распространение получила одноразрядная организация микросхем памяти, при которой микросхема обеспечивает одновременное хранение тп одноразрядных чисел. Например, микросхема К155РУ1 (рис. 5.8) имеет информационную емкость 16 бит, разрядность 1 и, следовательно, организацию накопителя 16X1 бит.

Быстродействие количественно характеризуется несколькими временными параметрами, среди которых можно выделить в качестве обобщающего параметра время цикла записи (считывания), отсчитываемое от момента поступления кода адреса до завершения всех процессов в микросхеме при записи (считывании) информации. В статических ОЗУ время цикла считывания практически равно времени выборки адреса, которое определяется задержкой выходного сигнала относительно момента поступления кода адреса. В динамических ОЗУ время цикла считывания больше времени выборки адреса, так как после завершения считывания необходимо некоторое время на установление функциональных узлов микросхемы в исходное состояние.

В систему временных параметров входят также длительности управляющих сигналов, их взаимный сдвиг, период повторения и длительность сигналов регенерации.

Потребляемая микросхемой памяти мощность обычно указывается, исходя из расчета на 1 бит. Для тех микросхем, у которых имеется существенное различие потребляемой мощности для разных режимов, приводятся два значения этого параметра: при хранении и при обращении.

Быстродействие, потребляемая мощность, уровень интеграции и другие показатели ЗУ в значительной степени зависят от технологии. Эти вопросы подробно обсуждались ранее (см. гл. 4 и § 5.3). Сравнительные данные, приведенные в табл. 5.4, показывают место каждого из технологических направлений в дальнейшем развитии микроэлектронных ЗУ. Заметим, что все приведенные в таблице технологии применяются в настоящее время и большинство из них рассматривается как перспективные в ближайшем будущем [15].

Микросхемы памяти выпускают либо в составе широко известных серий микросхем общего применения, например, в сериях К155, К500, К564, К176 и др., либо отдельными сериями.

5.5. МИКРОЭЛЕКТРОННЫЕ ОЗУ

Микросхемы статических ОЗУ имеют, как правило, матричную структуру с двухкоординатноп системой адресации (выборки). Общие принципы их построения уже рассмотрены на примере микросхемы К155РУ1. Матричная структура накопителя и двухкоордп-натная система выборки обеспечивают возможность доступа к каждому ЭП. Быстродействующие мпкроэлектрониые ОЗУ формируются на основе биполярных транзисторных элементов ЭСЛ, ТТЛ (ТТЛШ), ИПЛ. Микроэлектронпые ОЗУ среднего и низкого быстродействия строятся на p-МДП, n-МДП и КМДП-транзисторных элементах.

Пример ЭП на многоэмнттерных транзисторах приведен на рис. 5.10. По адресным шинам Хi и YJ, с которыми соединены эмиттеры 2 - 5, поступают сигналы, определяющие режим ЭП: запись в триггер, считывание с его выходов или хранение информации. Режим хранения обеспечивается при поступлении сигналов нулевого уровня на обе адресные шины или на одну из них.

Разрядные шины соединены с эмиттерами 1 и 6. Информационные сигналы подаются через усилители записи и воздействуют на состояние транзисторов Т1 и Т2 только при условии, что оба адресных сигнала равны 1. Допустим записывается 1: Wi=1, W0=0. Поскольку усилители записи имеют инверсный выход, то на единичной разрядной шине будет 0, а на нулевой шине - 1. Этим-и сигналами транзистор Т1 закрывается, а Т2 открывается. При записи 0 состояния транзисторов изменятся на обратные.

В режиме считывания сигналами Wi=W0 - б на разрядных шинах устанавливаются уровни 1, чтобы выходы усилителей записи не шунтировали входов усилителен считывания. При выборке ЭП входы 2 - 5 закрываются, и ток через транзистор Т2, протекавший в адресные шины, переключится в разрядную шину через эмиттер-ный переход 6. Заметим, что переход 6 останется открытым при ! на разрядной шине благодаря превышению напряжения на коллекторе транзистора Т2 над напряжением единичного уровня разрядной шины.

Рис. 5.10. Элемент памяти на биполярных транзисторах

Рис. 5.11. Элемент памяти на КМДП-структурах


Матрица

St

8m

Xi

%

г"

1

Дешифратор У

74

8V

8ёад

ff* ai as al Рис. 5.12. Структура микросхемы статического ОЗУ

В результате срабатывает усилитель считывания и формирует сигнал единичного уровня, на выходе другого усилителя в это время будет сигнал нулевого уровня.

Микросхемы памяти на МДП-транзисторах для ОЗУ статического типа строятся в основном по тем же принципам матричной организации накопителя с двухкоординатноп выборкой. Пример принципиальной схемы ЭП на КМДП-транзисторах приведен на рис. 5.11. Основу ЭП составляет триггер на транзисторах Т1 - T4 Транзистор Т5 выполняет функции ключа, управляемого сигналом на адресной шине строки Xi. Он соединяет триггер с j разрядной шиной, которая совмещает функции информационной и адресной шин столбца. Выборка строки производится сигналом 1 на адресной шине Xi, открывающим транзистор Т5. В результате сигнал с разрядной шины поступает в триггер на вход пары транзисторов Т2, Т4. Допустим, записывается 1, тогда транзистор T2 откроется, а транзистор Т4 - закроется. С выхода транзистора Т2 напряжение низкого уровня (ниже порогового) переводит транзистор Т1 в закрытое, а транзистор T3 - в открытое состояния.

Режим хранения обеспечивается подачей 0 по адресной шине строки, при этом транзистор Т5 закрывается и изолирует триггер от разрядной шины.

При считывании в адресную шину Xi подается сигнал 1, транзистор Ть открывается, и в разрядную шину поступает ток от источника питания через открытый транзистор Тъ. Если в ЭП записан 0, то транзистор Г3 закрыт, а транзистор Т{ открыт, поэтому при обращении к ЭП ток в разрядную шину не поступает.

На рис. 5.12 показана упрощенная структурная схема микросхемы статического ОЗУ К564РУ2, матрица которого состоит из 16X16 КМДП элементов памяти. Организация накопителя 256Х X 1 бит. Для обращения к микросхеме требуется ко входам дешифраторов строк и столбцов подвести восьмиразрядный код адреса, а также сигнал «Выборка микросхемы» (ВМ), разрешающий обращение к накопителю по адресным входам и информационным входу и выходу. При запрещающем значении сигнала ВМ накопитель изолирован от выходов дешифратора строк и шины ввода - вывода.

Ключи выборки столбцов управляются сигналами с выходов дешифратора У и предназначены для коммутации цепи между выбранным ЭП и шиной ввода - вывода.

Режим микросхемы устанавливается сигналом «Запись - считывание» (3 - С). При единичном уровне сигнала 3 - Си наличии разрешающего сигнала ВМ открыта схема ввода, и информация со входа через шину ввода - вывода и открытый ключ выборки столбца поступает в выбранный ЭП. При считывании сигнал 3 - С имеет нулевой уровень, при котором открывается схема вывода информации на выход микросхемы F. Выходная цепь может принимать одно из трех состояний: открытое F - Q, закрытое F=l и высокоомное, при котором выход отключается от внешней шины. Высокоомное состояние выход имеет при отсутствии разрешающих сигналов ВМ и 3 - С.

Таблица 5.5

Микросхем а

Технология

Емкость, бит

Время цикла, НС

Потребляема я мошность, мкВт/бит

Статические ОЗУ

К500РУ410

ЭСЛ

256X1

40

3-103

К134РУ6

ИИЛ

1024X1

650

300

К541РУ1Б

ИИЛ

4096X1

280

130

К505РУ2

р-МДП

1024X1

700

900

К505РУ6

n-МДП

1024X1

650

300


К565РУ2

n-МДП

1024X1

400

400

К176РУ2

кмдп

256X1

700

35

К564РУ2

кмдп

256XJ

15СО

0,4 (при

(при U„.!,=

хранении)

=5 В)

50 (при обращении)

Динамические ОЗУ

К507РУ1

р-МДП

1024X1

600

75

К565РУ1

n-МДП

4096X1

400

5 (при хранении) 175 (при обращении) 5

К565РУЗ

n-МДП

1638X1

400

(при хранении) 40 (при обращении

Некоторые примеры микросхем статических ОЗУ и их параметры представлены в табл. 5.5 [17, 51].

Перейдем к рассмотрению устройства и принципа действия микросхем памяти динамического типа. Обычно такие микросхемы изготавливают по МДП-технологии. Для примера выберем микросхему динамического ОЗУ К565РУ1. Ее упрощенная структурная схема приведена на рис. 5.13, а детализация функциональных узлов одного столбца матрицы - на рис. 5.14.

е,-

щ-

Ч

at~

!

Во

hi

u

Матрица S/7 32№

Опорная строка 1

Усилители считыбания

Опорной стрвха2

Матрица ЗП 32*54

ключа выборки столбцов

Дешифратору

Регистр Y

хттттт

Be а7 оз °ш °и

Б

з-с вм

Ошаш упрадлеми?

Рис. 5.13. Структура микросхемы динамического ОЗУ

Микросхема содержит выполненные в одном кремниевом кристалле матрицу-накопитель из 4096 ЭП, расположенных на пересечениях 64 шин строк и 64 шин столбцов, 64 усилителя считывания, два шестиразрядных регистра для хранения кода адреса, два дешифратора с 64 выходами каждый, ключи выборки строк и столбцов, устройство ввода - вывода и устройство управления и синхронизации, включающее четыре формирователя Ф, - Ф4 управляющих сигналов.



[стр.Начало] [стр.1] [стр.2] [стр.3] [стр.4] [стр.5] [стр.6] [стр.7] [стр.8] [стр.9] [стр.10] [стр.11] [стр.12] [стр.13] [стр.14] [стр.15] [стр.16] [стр.17] [стр.18] [стр.19] [стр.20] [стр.21] [стр.22] [стр.23] [стр.24] [стр.25] [стр.26] [стр.27] [стр.28] [стр.29] [стр.30] [стр.31] [стр.32] [стр.33] [стр.34] [стр.35] [стр.36] [стр.37] [стр.38] [стр.39] [стр.40] [стр.41] [стр.42] [стр.43] [стр.44] [стр.45] [стр.46] [стр.47] [стр.48] [стр.49] [стр.50] [стр.51] [стр.52] [стр.53] [стр.54] [стр.55]