рис 4 21 а Два инвертора, соединенные последовательно и охваченные положи тельной обратной связью, образуют триггер, характеристика пеое дачи которого имеет гистерезис (рис. 4.21,6). Ширина петли гистерезиса Де определяется выражением

Де=еп1 - e„2=(U2-U°2)R1/R2,

где еп1 - пороговое напряжение срабатывания триггера еп2 - пооо-говое напряжение отпускания; U2, U°2 - выходные напряжения логической 1 и логического 0.

8)

Рис. 4.21. Триггер Шмит-га:

a - функциональная схема; б - характеристика передачи; в - условное обозначение

Триггеры Шмитта обычно используют для формирования прямоугольных импульсов произвольной формы. Выполнять функции элемента памяти триггер Шмитта не может.

из колебаний

4.4. ЛОГИЧЕСКИЕ ФУНКЦИОНАЛЬНЫЕ УЗЛЫ

Логическими или комбинационными называют функциональные узлы, которые построены только на логических элементах и не содержат элементов памяти (триггеров). Состояние логического функционального узла однозначно определяется комбинацией входных сигналов и не зависит от предыдущего состояния. К логическим относятся такие цифровые узлы, как шифраторы, дешифраторы, сумматоры, устройства сравнения (компараторы), мультиплексоры, преобразователи кодов и др. [14, 37].

a)S)

Рис. 4.22. Реализация функций И, ИЛИ, НЕ: а - на логическом элементе И-НЕ; б логическом элементе ИЛИ гг. НЕ

на

An

Я,-

щ-

я,-

щ-

6)9

8}If)

a)

Рис. 4.23. Сумматор по модулю 2:

а - функциональная схема на логических элементах И - НЕ- б - И - ИЛИ - НЕ; а - И - ИЛИ; г - условное обозначение; д - условное обозначение логического элемента «Исключающее ИЛИ»

Любая сколь угодно сложная логическая функция может быть реализована на наборе логических элементов

И, ИЛИ, НЕ. В этом смысле такой набор элементов называют функционально полным. Однако, как правило, в составе серий цифровых микросхем имеются элементы И - НЕ либо ИЛИ - НЕ, а также более сложные логические элементы И - ИЛИ - НЕ. На рис. 4.22 показано, что на любом из этих элементов реализуется функционально полная система логических функций и, следовательно, любой из указанных элементов обладает свойством функциональной полноты. А это, в свою очередь, означает, что любой логический узел можно построить на микросхемах одной выбранной серии. В составе серий обычно находятся логические микросхемы, содержащие элементы с разным числом входов, с различной нагрузочной способностью, допускаю, щие увеличение числа входов, имеющие возможность объединения по выходу с другими элементами и т. д.

Такое разнообразие логических элементов в составе серии позволяет выбрать из них наиболее подходящие для конкретного цифрового устройства и тем самым обеспечить наилучшие электрические и конструктивно-технологические показатели.

На основе логических элементов можно реализовать любой из комбинационных узлов. Однако следует иметь в виду, что такие узлы сейчас выполняют в виде микросхем, которые включены в состав многих популярных серий (см. § 4.7).

Рассмотрим типичные схемотехнические решения по построению логических функциональных узлов и примеры их реализации на микросхемах [14].

Сумматор по модулю 2 - цифровой узел с m входами и одним выходом, работающий в соответствии со следующим правилом: сигнал 1 появляется на его выходе всякий раз, когда в наборе входных сигналов содержится нечетное число 1. Поэтому этот узел еще называют схемой проверки на четность. В частном случае при числе входов, равном 2, сумматор по модулю 2 выполняет функцию логического элемента «Исключающее ИЛИ»: на выходе 1 будет только при 1 на одном из входов. Функциональная схема двухвходово-го сумматора по модулю 2, выполненного на логических элементах И - НЕ, приведена на рис. 4.23,а. В корпусе микросхемы К155ЛП5 четыре таких сумматора. Для обозначения логической операции суммирования по модулю 2 принят символ ф.

Дд-Н , , I

А

В-

ш

\f-rr

HS

I J

Рис. 4.24. Многовходовый сумматор по модулю 2 на микросхеме К155ЛП5

Рис. 4.25. Полусумматор: а - функциональная схема; б - условное обозначение

Если входные сигналы имеют парафазную форму представления, т. е. представлены своими прямыми и инверсными-значениями, то операцию суммирования по модулю 2 двух переменных можно выполнить на одном элементе И - ИЛИ - НЕ (рис. 4.23,6) либо И - ИЛИ (рис. 4.23,в).

Примером реализации многовходного сумматора по модулю 2 может служить функциональный узел на микросхеме К155ЛП5 (рис. 4.24). Другой пример - микросхема К155ИП2, имеющая восемь входов и два выхода: на одном из них сигнал 1 появляется при четном числе единиц в наборе входных сигналов, а на другом - при нечетном.

Полусумматор - это узел, имеющий два входа и два выхода и выполняющий операцию арифметического сложения двух одноразрядных чисел А и В в соответствии со следующим правилом: при любых наборах сигналов Л и В на выходе сигнала суммы S формируется результат сложения по модулю 2, на выходе сигнала переноса Р во всех случаях будет 0, кроме А=В=1, когда Р= 1.

Таким образом, для реализации полусумматора необходимы сумматор по модулю 2 и логический элемент И

(рис. 4.25).

Полный одноразрядный сумматор выполняет операцию арифметического сложения двух одноразрядных чисел At и Bt с учетом переноса из младшего разряда . Он имеет три входа и два выхода для сигнала суммы Si и сигнала переноса Pt. Правило работы сумматора определяется табл. 4.6.

Пример реализации полного одноразрядного сумматора приведен на рис. 4.26.

Таблица 4.6

A, -Ж *~

Sl -foil. ~ Sj -

Гм-A; -

Si

Рис. 4.26. Одноразрядный сумматор

Многоразрядные сумматоры выполняют операцию арифметического сложения двух двоичных чисел. Число входов и выходов сумматора определяется разрядностью слагаемых. По организации переноса различают сумматоры с последовательным переносом (рис. 4.27) и параллельным переносом. По первому способу построен, например, четырехразрядный сумматор К155ИМЗ. Быстродействие такого сумматора определяется временем распространения сигнала переноса через всю схему и поэтому значительно ниже быстродействия ее элементов.

РВ -

f

d\,-jfflwtn-iiL-i

4h

s

Рис. 4.27. Четырехразрядный сумматор с последовательным переносом

Таблица 4.7

Сумматоры с параллельным переносом обладают более высоким быстродействием благодаря тому, что имеют в своем составе схему ускоренного формирования переноса (СУП) во все разряды одновременно. В составе некоторых серий имеются микросхемы, выполняющие функции СУП, например К155ИП4. Шифратор (кодер) - цифровой узел с m входами и п выходами, преобразующий сигнал 1 на одном из входов в «элементный параллельный код на выходах. Пример реализации шифратора с семью входами и тремя выходами на логических элементах ИЛИ праведен на рис. 4.28. Правило работы шифратора определяется табл. 4.7.

Дешифратор (декодер) - цифровой узел, выполняющий операцию преобразования m-элементного входного кода в сигнал 1 на одном из выходов (дешифратор высокого уровня), либо в сигнал О на одном из выходов (дешифратор низкого уровня). Так как на m входах может быть 2т наборов входных переменных, максимальное число выходов равно 2т. Если используются все выходы, дешифратор называется полным, если же число выходов меньше 2т - неполным.

На рис. 4.29 приведен дешифратор состояний десятичного счетчика, построенный на элементах И в соответствии с табл. 4.8, в которой символом Q4 обозначен выход старшего разряда, a Q1 - младшего разряда счетчика. Подобную структуру имеет дешифратор К155ИД1.