значенное для подсчета входных импульсов. Счетчики строятся на триггерах T-типа и некоторых логических схемах для формирования управляющих сигналов.

Основными параметрами счетчика являются коэффициент пересчета и быстродействие. В зависимости от коэффициента пересчета (M) счетчики подразделяются на двоичные (коэффициент пересчета M=2n) и счетчики с произвольным коэффициентом пересчета (M2n). Разновидностью последних являются двоично-десятичные счетчики (M=10).

В зависимости от направления счета счетчики бывают: суммирующие, вычитающие и реверсивные. Последние в зависимости от управляющего сигнала работают как суммирующие или как вычитающие.

По способу организации межразрядных связей счетчики делятся на счетчики с последовательным переносом, счетчики с параллельным переносом и счетчики с параллельно-последовательным переносом.

Самые простые и вместе с тем самые медленные - это счетчики с последовательным переносом. Наибольшим быстродействием обладают счетчики с

Вход

C

T

TT

Qi

Q2

T

TT

Q3

,Q4

T

TT

гФ

T

TT

Вход

с

гФ

TT

tQi

T

TT

.Q2

&

а)

T

TT

&

гФ

T

TT

т Q4

б)

Рис.143. Схемы четырехразрядного счетчика с параллельным(а) и со сквозным(б) переносом.

&

&

T

параллельным переносом. Двоичные счетчики обеспечивают коэффициент пересчета M=2n.

Для получения суммирующего двоичного счетчика T-триггеры должны иметь инверсные динамические входы (должны переключаться по срезу тактового импульса C). Для получения вычитающего счетчика T-триггеры должны иметь прямые динамические входы. Таким образом, направление счета можно изменять путем изменения межразрядных связей. На этом принципе строятся реверсивные счетчики.

Рассмотренный выше счетчик является счетчиком с последовательным переносом. Его быстродействие tK max зависит от количества разрядов

max = n»tK .тр. 5

где tK/ip - время переключения одного счетчика.

Для увеличения быстродействия используются счетчики с параллельным переносом или со сквозным переносом.

Для этого необходимо использовать синхронные T-триггеры. Здесь триггеры устанавливаются в соответствующие состояния одновременно по переднему фронту синхроимпульса. Легко видеть, что быстродействие схемы(а) равно времени переключения одного триггера. В схеме(б) быстродействие схемы равно

tK max К.тр + n .л. ,

где - время задержки логического элемента.

Счетчики с произвольным коэффициентом пересчета строятся на основе двоичных счетчиков с организацией обратной связи с выходных шин через схему И на вход R счетчика.

На рис.144 приведена схема и временная диаграмма работы двоично-десятичного счетчика. Здесь при поступлении десятого импульса (код 1010) на выходах схемы И формируется сигнал, который переводит счетчик в ноль (код

DD1

C

4т

R

CT10

Q2 Q3

0123456789012345678

T ппппппппппппппппппп

Qi ППППППППП

DD2.1

DD2.2

3

&

Q2 Q3

Q4.

R

а)б)

Рис.144. Схема двоично-десятичного счетчика(а) и временная диаграмма его работы(б).

0000). Если на входы системы DD2 подать сигналы Q3 и Q4, то получится счетчик с коэффициентом пересчета M=12 и т. д.

t

Имеется много ИС, в которых счетчик совмещен с другими комбинационными схемами, например:

счетчик-дешифратор К176ИЕ8, К176ИЕ9,

счетчик-преобразователь в семисегментный код К176ИЕ3, К176ИЕ4.

Существуют реверсивные счетчики К561ИЕ11(М=16), К561ИЕ14(М=10); программируемые счетчики К561ИЕ15, К561ИЕ19; часовые счетчики К176ИЕ12, К176ИЕ13, К176ИЕ17, К176ИЕ18 и др.

Накапливающие сумматоры предназначены для последовательного суммирования нескольких чисел. Причем в каждом такте к предыдущей сумме добавляется очередное число.

Накапливающие сумматоры строятся на базе комбинационных сумматоров и параллельных регистров.

Установка в ноль сумматора происходит при поступлении сигнала на вход "R" регистра. Затем поступает первое число A1 и по сигналу "Прием" оно запоминается в регистре и поступает на выходные шины S и на вход B сумматора. При этом на выходе комбинационного сумматора DD1 формируется сумма двух чисел. В момент времени t1 на сумматор поступает второе число A2, которое суммируется с числом A1 и по сигналу "Прием" запоминается в регистре DD2. Следующее число A3 складывается с суммой чисел A1 и A2 и т.д., т. е. в регистре накапливается сумма чисел.

4.5. Базовые логические элементы.

Основные требования к базовым логическим элементам(БЛЭ). Интегральные логические элементы, как известно , являются основной элементной

Po

ВходА

кг

DD1

DD2

Ш

D1 D2 D3 D4

R

RG

а)

->S1 ->S2

S3

>S4

A

R D

с

/А1 \ /А2 \ I А3 \

t0

t1

t2

А1 А 1+А2 А 1+А2+А3

-1-1-

б)

Рис.145. Схема накапливающего сумматора(а) и временная диаграмма его работы(б). базой для построения цифровых устройств. Для надежной работы реальных

S