 |
Литература: Программирование и ремонт Импульсные блоки питания Неисправности и замена Радиоэлектронная аппаратура Микросхема в ТА Рубрикатор ТА Кабельные линии Обмотки и изоляция Радиоаппаратура Гибкие диски часть 2 часть 3 часть 4 часть 5 Ремонт компьютера часть 2 Аналитика: Монтаж Справочник Электроника Мощные высокочастотные транзисторы 200 микросхем Полупроводники ч.1 Часть 2 Алгоритмические проблемы 500 микросхем 500 микросхем Сортировка и поиск Монады Передача сигнала Электроника Прием сигнала Телевидиние Проектирование Эвм Оптимизация Автомобильная электроника Поляковтрансиверы Форт Тензодатчик Силовые полевые транзисторы Распределение частот Резисторные и термопарные Оберон Открытые системы шифрования Удк
[35]
A=B. Выходы G и H используются для организации ускоренного переноса. Для организации АЛУ с разрядностью больше 4 используют две или более схем К561ИП3.
Цифровые компараторы предназначены для сравнения цифровых кодов. Количество входов определяется разрядностью чисел. На выходе обычно формируются сигналы A=B, A>B и A<B. На рис.127(а) изображена ИС К561 ИП2 на четыре разряда. Для восьмиразрядного кода берутся две схемы, для двенадцати - три и т. д.
| a1 | A<B | Входные | Выходные | |||
- | 82 | A=B A>B | - | АиВ | A <B | A = B | A>B |
аз a | A <B | 1 | 0 | 0 | |||
- | A=B | 0 | 1 | 0 | |||
- | A<B A=B A>B | A>B | 0 | 0 | 1 | ||
- | |||||||
а)б)
Рис. 127. Цифровой компаратор(а), таблица истинности(б)
4.4. Типовые функциональные узлы последовательных цифровых
устройств.
В последовательных логических устройствах значение выходного сигнала зависит не только от действия входных сигналов, но и от внутреннего состояния устройства, т.е. от тех значений входных переменных, которые действовали в предыдущие моменты времени. Очевидно, что для функционирования таких устройств они должны содержать в своем составе элементы памяти. В качестве таких элементов памяти используются триггеры.
Триггером называется цифровое устройство, которое может находиться в одном из двух устойчивых состояний и переходит из одного состояния в другое под действием входных сигналов. Триггеры можно классифицировать по способу приема информации, принципу построения, функциональным возможностям. По способу приема информации триггеры подразделяются на асинхронные и синхронные. Асинхронный триггер изменяет свое состояние в момент прихода сигнала на его информационные входы. Синхронные триггера изменяют свое состояние под воздействием входных сигналов только в момент прихода активного сигнала на его синхронизирующий вход С.
По виду активного сигнала, действующего на информационных входах триггеры подразделяются на статические и динамические. Первые переключаются потенциалом (уровнем напряжения), а вторые - перепадом (передним или задним фронтом импульса). Входные информационные сигналы могут быть прямыми и инверсными.
По принципу построения триггеры со статическим управлением можно подразделить на одноступенчатые и двухступенчатые. В одноступенчатых триггерах имеется одна ступень запоминания. В двухступенчатых триггерах имеются две ступени запоминания. Вначале информация записывается в первую ступень, а затем переписывается во вторую и появляется на выходе.
По функциональным возможностям триггеры делятся на: RS-триггер, D-триггер, Т-триггер, JK-триггер, VD и VT-триггеры.
Триггера характеризуются быстродействием, чувствительностью, потребляемой мощностью, помехоустойчивостью, функциональными возможностями.
Асинхронный RS-триггер имеет две входные информационные шины R и
S и две выходные шины Q и Q . Под действием входного сигнала S триггер устанавливается в состояние 1 (Q=1, Q=0), а под действием сигнала R - переходит в состояние "0" (Q=1, Q=0).
Таблица истинности для R-S триггера имеет вид:
Входные | Вых. | R | n | Rn | ||||
Sn | Rn | Qn+1 | Операц. | Qn | 0 | X | 1 | 1 |
0 | 0 | Qn | Хранение | Qn | 0 | X | 1 | 0 |
0 | 1 | 0 | Запись 0 | Sn | Sn | Sn | ||
1 | 0 | 1 | Запись 1 | б) | ||||
1 | 1 | X | Запрет | |||||
а)
Рис.128. Таблица истинности(а) и карта Вейча(б) для асинхронного RS-триггера
Здесь одновременная подача выходных сигналов R и S запрещена. Из диаграммы Вейча следует:
Qn +1 = Sn + QnRn RS-триггеры строятся на базе логических элементов ИЛИ-НЕ или И-НЕ.
r
s
s t r
q q
а)
Pr
q q
б)
s r
q
q
s r
q
q
q r-
Рис. 129. Схема, условное обозначение и временная диаграмма работы асинхронного RS триггера, построенного на логических элементах ИЛИ-НЕ(а) и И-НЕ(б)
Синхронный RS-триггер имеет дополнительный синхронизирующий вход C. Таблица истинности и карта Вейча имеют вид (рис.130)
Входные | Выходные | |||
Sn | Rn | Cn | Qn+1 | Опер. |
0 | 0 | 0 | Qn n | хран. |
0 | 1 | 0 | Qn n | хран. |
1 | 0 | 0 | Qn | хран. |
1 | 1 | 0 | Qn | хран. |
0 | 0 | 1 | Qn | хран. |
0 | 1 | 1 | 0 | Зап. |
1 | 0 | 1 | 1 | Зап. |
1 | 1 | 1 | X | Запрет |
Qn
1 | 1 | 1 | 1 |
0 | X | 1 | 1 |
0 | X | 1 | 0 |
0 | 0 | 0 | 0 |
Sn Sn Sn
C
C
C
Рис. 130. Таблица истинности синхронного RS-триггера.
t
t
t
t
Q+1 = Q • C + C R Q + S C = Q C + C (S + Q R )