Нетрудно видеть, что в шифраторе сигнал, подаваемый на вход X0, не используется. Основное применение шифраторов - это введение первичной информации с клавиатуры (преобразование десятичного кода в двоичный), например, ИС К555ИВ3.

Мультиплексором называется комбинационное цифровое устройство, предназначенное для управляемой передачи информации с нескольких источников в один выходной канал. Мультиплексор можно реализовать, используя логические элементы "И" и дешифратор. Мультиплексор имеет один выход, информационные входы и адресные или управляющие входы (рис.121). В зависимости от кода, подаваемого в адресные шины X0, X1 один из информационных входов подключается к выходному каналу.

Функция алгебры логики, описывающая работу мультиплексора, имеет

вид:

Y = D0X1X0 + D1X1X0 + D2X1X0 + D3X1X0

Демультиплексором называется комбинационное логическое устройство, предназначенное для управляемой передачи данных от одного источника информации в несколько выходных каналов. Демультиплексор имеет один информационный вход, n адресных шин и 2n - выходов. Для данной схемы:

Yo = D X X0; Yi = D X Xo; Y2 = D• Xi X; Yo = D• Xi Xo. Для микросхем, выполненных на МДП - транзисторах, одни и те же схемы мо-

D

информ. вход

Xc-Xf

&

&

Yc~DXiXc

Yc=DXiXc

&

Yc~DXiXc

D

Xc

DMX

Yc

-Yi T 3

&

Yc~DXiXc

б)

а)в)

Рис.122. Схема демультиплексора(а), условное обозначение(б), таблица истинности(в)

гут выполнять функции мультиплексора и демультиплексора.

Комбинационный сумматор - это цифровое устройство, предназначенное для арифметического сложения чисел, представленных в виде двоичных кодов.

Обычно сумматор представляет собой комбинацию одноразрядных сумматоров. При сложении двух чисел в каждом разряде производится сложение трех цифр: цифры первого слагаемого цифры второго слагаемого bi и цифры переноса из младшего разряда Pi. В результате суммирования на выходных шинах получается сумма Si и перенос в старший разряд Pi+1-.

Pi

bi

Рис. 123. Структурная схема одноразрядного сумматора

На рис. 124,б приведена таблица истинности одноразрядного сумматора.

Pi bi

PiiM

&

&

&

Si

Входные

Выходные

б)

а)

Рис. 124. Схема одноразрядного сумматора(а), таблица истинности(б)

1

Используя карты Вейча можно записать ФАЛ, описывающие работу сумматора, и построить схему сумматора.

S; = аДР + аир + а;Ь7р + aPP. = alb + a,P + b,P

Параллельный (многоразрядный) сумматор может быть составлен из одноразрядных сумматоров путем их соединения по сигналам переноса P..

S2

Sn

Pi

P2

a2b2

P3

4 i,

1 p J Pk

Pn+i

an bn

Рис.125. Многоразрядный сумматор с поразрядным (последовательным) переносом.

Сумматоры с поразрядным переносом выпускаются в виде микросхем на 2 и 4 разряда. Например, К561ИМ1 - сумматор на 4 разряда.

Для увеличения разрядности до 8 необходимо взять две микросхемы и соеди-„нить их последовательно

ТТГ\ ТТатТТ! Г

Выходы ускоренного переноса

m

<

.о го

СР

о .

CD ГО

с. ср

ALU

b2

Ьз

1

M

G H

K

F

Выход компаратора

Q о

J- перенос

Рис.126. Условное обозначение АЛУ ИС К561ИП3.

по цепи переноса. Сумматор с поразрядным последовательным переносом наиболее прост с точки зрения схемной реализации, однако имеет низкое быстродействие. Время выполнения операции Топ зависит от разрядности.

Топ«Х1П,

где t1 - время распространения переноса в одноразрядном сумматоре.

с параллельным пе-

n - количество разрядов. Для повышения быстродействия используются сумматоры реносом.

При построении арифметико-логических устройств (АЛУ) необходимо, наряду с операцией суммирования, выполнять ряд логических операций. Для этого можно использовать ИС К561 ИП3, которая представляет собой четырехразрядное АЛУ,(рис. 126.) выполняющее 16 логических и арифметико-логических операций. Вид выполняемой операции определяется управляющим кодом, поступающим на входы S3,S2,S1,S0,M. Результаты выполненной операции снимаются с выходных шин F3, F2, F1, F0. Схема имеет вход переноса Р0 и выход переноса Р1+1. Выход K является встроенным компаратором. K=1 при