6)встроенный контроллер прерываний К Пр., позволяющий одновременно обрабатывать запросы прерывания от восьми источников;

7)универсальный адаптер последовательного интерфейса, типа RS 232 (УАПИ);

8)четыре 8-разрядных двунаправленных порта ввода/вывода. Р0, Р1,Р2, Р3. Направление передачи информации по линиям портов программируется.

Замечание: отличие универсальных ОМК от PIC контроллеров в основном состоит в возможности универсальных ОМК расширять номенклатуру устройств путем подключения внешних ИС с использованием внешней системной магистрали.

Например, ОЗУ ОМК может расширяться до 64 кбайт путем подключения внешних ИС, аналогично можно расширять и ПЗУ до 64кбайт.

Быстродействие ОМК К1816ВЕ51 составляет 0,51 MIPS, при тактовой частоте fosc=3.512 МГц.

Частота машинных циклов ОМК определяется по формуле: £=£,/12, а частота машинных тактов: £=£,/2.

Система команд состоит из 111 базовых операций представляемых в виде 1, 2 и 3-байтовых команд. Большинство команд выполняется за 1-2 машинных цикла, исключение составляют лишь две команды: умножения (MUL) и деление (DIV), выполняемые за четыре машинных цикла.

Система команд ориентирована на эффективную обработку как логической информации (имеются битовые операции), так и на выполнение сложных арифметических вычислений (аппаратно реализованы команды MUL и DIV).

3.2. Назначение основных выводов БИС ОМК К1816ВЕ51

На принципиальных схемах ОМК ВЕ-51 изображают в виде:

АД7Ч--> АДбЧ-> АД5<-->

АД0Ч-->

<>

<-> RD Ч->

WR<~->

T1 <--> T0 <->

INT1<~-> INT04--> TxD <-> RxD4->

P0.7 P0.6 P0.5

P0.0

RST EA

P3.7 P3.6 P3.5 P3.4 P3.3 P3.2 P3.1 P3.0

mcs

к1816ве51

х1 х2

p2.0 p2.1 p2.2 p2.3

l l

p2.6 p2.7 psen ale

-> a8 -> a9

k-> ah

p1.0 p1.1 p1.2 p1.3

l

k->a14 k->a15

~> ->

p1.7 k->

RST- входной сигнал начальной установки на этот вход должен быть подан сигнал «1» в течении 20мс.

Схема начальной установки по

+ип = 5В

"сброс"

10мкФ

VD КД520

включению питания и по кнопке "сброс" имеет вид: По сигналу «сброс» в ОМК осуществляется:

-перевод всех портов ввода/вывода на ввод информации; -запрещаются все прерывания контроллера;

-информация во внутреннем и внешнем ОЗУ сохраняется; -осуществляется переход на программу, начинающую с адреса 0Н.

Х1 и х2-выводы для подключения, внешнего кварцевого резонатора с частотой fosc (fosc может лежать в пределах 3,5-12 МГц или, если используются аналогичные фирмы Atmel, то 0-24 МГц).

Схема подключения кварцевого резонатора:

С1 и С2-запускающие емкости.

QZ

и=12МГц

C1 L7

т

внешние

Контроллер ВЕ51 имеет четыре 8-разрядных порта ввода/вывода Р0, Р1, Р2, Р3; большинство из них могут работать в двух режимах:

-в режиме обычного порта ввода/вывода информации; -в режиме ввода или вывода управляющих сигналов (альтернативный режим).

Р0.0...Р0.7-выводы двунаправленного 8-разрядного порта Р0. В альтернативном режиме эти выводы могут использоваться для выдачи и приема сигнала адреса/данных (АД0...АД7), т.е. эти линии используются для обмена данными Д0...Д7 или передачи адреса А0...А7 устройства или внешнюю память. Передача адреса при этом данным линиям подтверждается отрицательным фронтом выводе ALE.

ALE (Address Latch Enable-разрешение фиксации обязательно генерируется в каждом машинном цикле, поэтому на выходе ALE всегда присутствует сигнал, изменяющийся с частотой машинных циклов fosc/12.

Р2.0...Р2.7-линии 8-разрядного квазидвунаправленного порта Р2.

Замечание: квазидвунаправленным портом называется порт вывода информации, которая при определенном исполнении может применяться и для ввода информации. Например, для ввода информации по линии Р2 изначально в эту линию необходимо выдать «1».

В альтернативном режиме Р20.. .Р27 используется для выдачи старшего байта адреса А8-А15 во внешнюю память или внешнее устройство.

во по на

1с

адреса).

Он

Передача адреса сопровождается отрицательным фронтом ALE. Р3.0...Р3.7-линии 8-разрядного квазидвунаправленного порта Р3. В альтернативном режиме эти линии используются для передачи сигналов управления:

-RD,WR-сигнал чтения и записи внешней памяти данных (внешнее ОЗУ). По этим сигналам осуществляется передача данных во внешнюю память через линии Р0.0. Р0.7;

-Т1, ТО-входы для подачи внешних импульсов на таймеры счетчики контроллера Т1 и ТО.

-INT1, INTO-входы запроса прерываний от внешних источников.

-TxD, RxD-выходной сигнал передатчика и входной сигнал приемника встроенного последовательного интерфейса ОМК.

Для перевода любой линии порта Р3 в альтернативный режим необходимо в соответствующую линию порта вывести «1».

Пример: MOV P3,#3H ;P3=3H (линии TxD и RxD выдаются в младшие

разряды порта Р3).

-PSEN-выходной сигнал чтения информации из внешней памяти программы (внешнее ПЗУ).

В контроллере ВЕ51 реализовано гарвардская архитектура памяти, т. е. память программ (ПП) и память данных (ПД) разделены физически и логически.

Физическое разделение означает, что для обращения к каждой из них используются свои сигналы управления:

-RD, WR-для обращения к памяти данных; -PSEN-для обращения к памяти программ.

Логическое разделение означает, что для обращения к каждой из них используются разные команды:

-MOV, MOVX-для обращения к ПД; -MOVC-для обращения к ПП.

В некоторых случаях при отладке программ удобно совмещать в едином устройстве ПП и ПД (в виде единого ОЗУ). В этом случае

формируют единый сигнал чтения RD2. rd i о iВ случае такого объединения памяти организуется

RD2 архитектура Фон-Неймана.

Р1.7-Р1.0 - линии 8-разрядного квазидвунаправленного порта ввода/вывода Р1. Линии данного порта не имеют альтернативных функций.

3.3. Организация памяти данных контроллера ВЕ51

Память данных (ПД) разделяют на:

-резидентную ПД (РПД)-встроенную, объемом 128 байт, адресами 0-7FH;

-внешнюю ПД (ВПД), объемом до 64 кбайт, с адресами (0--0FFFFH).

psen-

&