Ремонт принтеров, сканнеров, факсов и остальной офисной техники


назад Оглавление вперед




[16]

Ml: MOV R0,#N; M3: JB P1.0,M1;

MOV R1,#N1; M2: DJNZ R1,M2;

R0-N

если P1=0, то M1 временная задержка R1<-R1-1, если R1*0,

то M2

то M3

DJNZ R0,M3; R0-R0-1, если R00,

Время t3 временной задержки равно:

t3=(2-N1+2)TMq Величина N выбирается так, чтобы время:

t3=(4TMIJ+t3) • №*дреб.

Схема алгоритма способа временной задержки имеет вид.

Фрагмент программы способа временной задержки для ОМК ВЕ51 имеет

контакт замкнут,дребезг завершён

вид:

M1: JB P1.0, M1;

MOV R0, #N1; M3: MOV R1, #N1; M2: DJNZ R1, M2;

DJNZ R0, M3;

JB P1.0, M1;

t3=[N1-(2+2-N2)+2]-TMv Время задержки t3 выбирается:

t3- tдреб.

4.4.4. Аппаратное обеспечение вывода логических сигналов

При выводе логических сигналов из МПУ решают три основные задачи:

•обеспечивают требуемый ток в нагрузке при выдаче логического сигнала (усиления по току);

•преобразование логических сигналов из ТТЛ-уровней напряжения в иные логические уровни;

•осуществляют оптоэлектронную гальваническую развязку;

Для обеспечения требуемого тока в нагрузке могут использоваться следующие устройства:

-интегральные буферные схемы (типа шинных формирователей К580ВА86/87; К589 АП16/24 либо интегральные буферные элементы К555 АП1/АП2) при этом ток в нагрузке обеспечивается от 20 до 100мА;

-с использованием транзисторных эмиттерных повторителей;

-с использованием повторителей на ОУ.


Преобразование ТТЛ-уровней в иные логические уровни напряжения может осуществляться с использованием:

•интегральных преобразователей уровней;

•интегральных схем с открытым коллектором и повышенной нагрузочной способностью;

•схем на дискретных элементах (транзистор).

Существуют следующие типы интегральных преобразователей уровней:

-из ТТЛ в ЭСЛ («0» --5В, «1»-+5В); [К500 ПУ125 из ТТЛ в ЭСЛ (прямое); К500 ПУ124 из ЭСЛ в ТТЛ (обратное)].

-из ТТЛ в RS («0»--12В, «1»-+15В); [К170 АП2 (прямое); К170 УП2 (обратное); MAX 232 (прямое и обратное);

-из ТТЛ в КМОП («0»-0«В, «1»-+15В) ; [К176 ПУ4 (прямое); К564 ПУ6 (обратное)].

Замечание: При выборе функциональных интегральных схем (АЦП, ЦАП, аналог. коммутаторов и др.) необходимо обращать внимание -какими логическими уровнями управляется данная схема и нужно или нет использовать преобразователи уровней.

Интегральные схемы с открытым коллектором и повышенной нагрузочной способностью удобно использовать для увеличения уровня

напряжения логической единицы:

Некоторые интегральные схемы с ОК поддерживают напряжение ЕП вплоть до 30В и током нагрузки до

50мА.

Такие ИС удобно использовать для управления индикаторами, требующими повышенное напряжение (газоразрядные и некоторые светодиодные индикаторы). Кроме того ИС с ОК часто используют для управления миниатюрными герконовыми реле:

+15В

1 °<

Ri .

ш 1-1

<

45В (Бит)

К555ЛН4

К555ЛН4

1 *(

Если требуется обеспечить нестандартные логические уровни на выходе, то используют схемы на дискретных элементах типа:

Основным элементом преобразования является транзистор VT1, включённый по схеме с общей базой. Если напряжение на эмиттере VT1 соответствует логической единице (ок. +5В), то VT1 открывается и его коллекторным током открывается VT2 . При этом на выходе схемы формируется напряжение иВьгх=-и2.

Если на эмиттере VT1 напряжение соответствует уровню логического нуля, (меньше 0,4В), то VT1 заперт смещением формируемым на диодах VD1 и VD2 . В этом случае коллекторный ток не протекает, VT2 закрыт и иВгХ=+и1.

1


Замечание: Для повышения КПД изображённые схемы выходную цепь на транзисторе VT2 чаще реализуют на двух транзисторах (как в усилителях мощности). В этом случае будет исключено протекание прямого тока между +U1 и -U2.

Замечание: Вместо транзисторов для преобразования уровней часто используют ОУ.

4.4.5. Особенности ввода коротких логических сигналов

Короткими логическим сигналами продолжительность которых соизмерима с микропроцессора. хМЦ.

Для ввода в МПС специальные приёмы:

называют машинными

сигналы, циклами

логических сигналов х<ТМц используют

1

Пример: M1:

JB P1.0,M1; (2мц=12.2мт).

х

Команда JB осуществляет опрос линии порта P1.0 только течении одного машинного такта из 24-х , в течении которого эта команда выполняется. Следовательно, появление короткого импульса х на линии P1.0 (х<ТМц) может не совпасть с машинным тактом опроса линии P1.0. Т.о. циклически выполняемая команда JB с большой вероятностью может не обнаружить короткого сигнала.

Аналогичная ситуация и при подаче коротких сигналов х на входы запроса прерывания контроллера (INT1 и INTO для ОМК ВЕ51) или на счётные входы внутренних таймеров-счётчиков (Т1, ТО для ВЕ51). Т.к. опрос перечисленных входов схемно также реализуется в течении одного МТ за МЦ.

Для фиксации подобных коротких импульсов используются внешние триггерные схемы, которые запоминают сигнал.

+5В

ОМК ВЕ51

CLR P1.1; сброс триггера SETB P1.1; M1: JB P1.0, M1;

Рассматриваемая последовательность команд и схема обеспечит ввод любого короткого сигнала длительности х-0,01 нс.

Замечание: Для обеспечения ввода и подсчёта коротких логических



[стр.Начало] [стр.1] [стр.2] [стр.3] [стр.4] [стр.5] [стр.6] [стр.7] [стр.8] [стр.9] [стр.10] [стр.11] [стр.12] [стр.13] [стр.14] [стр.15] [стр.16] [стр.17] [стр.18] [стр.19] [стр.20] [стр.21] [стр.22] [стр.23] [стр.24] [стр.25] [стр.26] [стр.27] [стр.28]