AT90S1200

8-разрядный КМОП RISC микроконтроллер с загружаемым Flash ПЗУ

Отличительные особенности

•AVR RISC архитектура - архитектура высокой производительности и малого потребления

•89 команд, большинство которых выполняется за один машинный цикл

•1 Кбайт Flash ПЗУ программ, с возможностью внутрисистемного перепрограммирования и загрузки через SPI последовательный канал, 1000 циклов стирание/запись

•64 байта ЭСППЗУ данных, с возможностью внутрисистемной загрузки через SPI последовательный канал, 100000 циклов стирание/запись

•32 x 8 бит регистра общего назначения

•15 программируемых линий ввода/вывода

•Единый 16-разрядный формат команд

•Диапазон напряжений питания от 2,7 В до 6,0 В

•Полностью статический прибор - работает при тактовой частоте от 0 Гц до 12 МГц

•Две группы по рабочей частоте: 4 МГц при Vk=(2,7...6,0)B и 12 МГц при V«=(4,0...6,0)B

•Длительность командного цикла: 83,3 нс, при тактовой частоте 12 МГц

•8-разрядный таймер/счетчик с отдельным прескалером

•Один внешний и два внутренних источника сигнала прерывания

•Программируемый сторожевой таймер с собственным встроенным генератором

•Встроенный аналоговый компаратор

•Режимы энергосбережения: пассивный (idle) и стоповый (power down)

•Блокировка режима программирования

•Возможность работы без внешних компонентов - от встроенного RC тактового генератора

•Промышленный (-40°C..85°C) и коммерческий (0°C..70°C) диапазоны температур

•20-выводные корпуса PDIP, SOIC и SSOP

КМОП микроконтроллер AT90S1200 реализован по AVR RISC архитектуре (Гарвардская архитектура с раздельной памятью и раздельными шинами для памяти программ и данных) и совместим по исходным кодам и тактированию с 8-разрядными микроконтроллерами семейства AVR (AT90SXXX). Выполняя команды за один тактовый цикл, прибор обеспечивает производительность, приближающуюся к 1 MIPS/МГц. AVR ядро объединяет мощную систему команд с 32 регистрами общего назначения и конвейерное обращение к памяти программ. Архитектура эффективно поддерживает как языки высокого уровня, так и программы на языках ассемблера.

Микроконтроллер AT90S1200 содержит: 1 Кбайт загружаемого ПЗУ (512x16), 64 байта ЭСППЗУ, 15 линий ввода/вывода общего назначения, 32 регистра общего назначения, 8-разрядный таймер/счетчик с прескалером, систему внутренних и внешних прерываний, программируемый сторожевой таймер с внутренним генератором, последовательный порт с интерфейсом SPI для внутрисистемной загрузки. Программно - 33

управляются два режима энергосбережения. В пассивном режиме (idle) ЦПУ останавливается, но регистры, таймер/счетчик, сторожевой таймер и система прерываний остаются активными. В стоповом режиме (power down) останавливается тактовый генератор и, следовательно, останавливаются все функции пока не поступит сигнал внешнего прерывания или аппаратного сброса, но сохраняется содержимое регистров. Встроенная загружаемая Flash память обеспечивает внутрисистемное перепрограммирование с использованием интерфейса SPI (в последовательном низковольтовом режиме) или с использованием стандартных программаторов энергонезависимой памяти (в 12-вольтовом параллельном режиме).

Потребление прибора в активном режиме составляет 2 мА и в пассивном режиме 0,5 мА (при VCC =3 В и f=4 МГц). В стоповом режиме, при работающем сторожевом таймере, потребление не превышает 15 мкА.

Объединение на одном кристалле усовершенствованного 8-разрядного RISC ЦПУ с загружаемым Flash ПЗУ позволило фирме создать мощный микроконтроллер, обеспечивающий высокую гибкость и экономичность при использовании прибора в качестве встраиваемого контроллера.

Идентификационные коды: фирма-изготовитель (1E, по адресу 000), объем Flash памяти 1 Кбайт (90, по адресу 001), тип прибора (01, по адресу 002) если по адресу 001 стоит 90.

Корпус PDIP/SOIC/SSOP

RESET PD0 PD1 XTAL2 XTAL1 (INT0) PD2 PD3 (T0) PD4 [ PD5[ GND

1

2 3 4 5

6 7 8 9

10

Vcc PB7 (SCK) PB6 (MISO)

PB5 (MOSI) PB4 PB3 PB2

PB1 (AIN1) PB0 (AIN0) PD6

Блок-схема микроконтроллера AT90S1200.

Vcc GND

8-РАЗРЯДНАЯ ШИНА ДАННЫХ

ВСТРОЕННЫЙ ГЕНЕРАТОР

XTAL1 II XTAL2

ЛИНИИ КОМАНД

РЕГИСТРЫ

ОБЩЕГО \<- НАЗНАЧЕНИЯ Z

АЛУ

РЕГИСТР СОСТОЯНИЯ

ЛОГИКАПОСЛЕДОВАТЕЛЬНЫЙ

ПРОГРАММИРОВАНИЯ jj SH КАНАЛ

С

з р

ВТ

ВГО АР

ОГЛРАПМ

АМ

АН О НА К

Ч

н

к

СТОРОЖЕВОЙ

ТАЙМЕР

СИНХРОНИЗАЦИЯ И УПРАВЛЕНИЕ

РЕГИСТР

УПРАВЛЕНИЯ

ТАЙМЕР/

СЧЕТЧИК

л а БЛОК u-ПРЕРЫВАНИЙ

ч

ЭСППЗУ

ДАННЫХ

2Г"

±Л , , 1

I

РЕГИСТРРЕГИСТР НАПРАВЛ.

ДАННЫХ ПОРТА В ДАННЫХ ПОРТА В

РЕГИСТР РЕГИСТР НАПРАВЛ. ДАННЫХ ПОРТА D ДАННЫХ ПОРТА D

ДРАЙВЕРЫ ПОРТА В

ДРАЙВЕРЫ ПОРТА D

YttttMt

PB0 - PB7

♦ ммм

t t * и и

PD0 - PD7

ГЕНЕРАТОР

HESEI