 |
Литература: Программирование и ремонт Импульсные блоки питания Неисправности и замена Радиоэлектронная аппаратура Микросхема в ТА Рубрикатор ТА Кабельные линии Обмотки и изоляция Радиоаппаратура Гибкие диски часть 2 часть 3 часть 4 часть 5 Ремонт компьютера часть 2 Аналитика: Монтаж Справочник Электроника Мощные высокочастотные транзисторы 200 микросхем Полупроводники ч.1 Часть 2 Алгоритмические проблемы 500 микросхем 500 микросхем Сортировка и поиск Монады Передача сигнала Электроника Прием сигнала Телевидиние Проектирование Эвм Оптимизация Автомобильная электроника Поляковтрансиверы Форт Тензодатчик Силовые полевые транзисторы Распределение частот Резисторные и термопарные Оберон Открытые системы шифрования Удк
[41]
ATMEL | КТЦ-МК |
Таблица 28. Дополнительные функции выводов порта B | |
Вывод порта | Дополнительная функция |
PB0 | Вход выбора ведомого - SS (SPI Slave Select input) |
PB1 | Тактовый сигнал последовательной SPI шины - SCK (SPI Bus Serial Clock) |
PB2 | Установка Ведущий выход/Ведомый вход SPI шины -MOSI (SPI Bus Master Output/Slave Input) |
PB3 | Установка Ведущий вход/Ведомый выход SPI шины - MISO (SPI Bus Master Input/Slave Output) |
PB4 | Сравнение выхода и PWM выход таймера/счетчикаО -OC0A/PWM0A (Output Compare and PWM Output for Timer/CounterO) |
PB5 | Сравнение выхода и PWM выход A таймера/счетчика1 -OC1A/PWM1A (Output Compare and PWM Output A for Timer/Counter1) |
PB6 | Сравнение выхода и PWM выход B таймера/счетчика1 - OC1B/PWM1B (Output Compare and PWM Output B for Timer/Counter1) |
PB7 | Сравнение выхода и PWM выход таймера/счетчика2 - OC2/PWM2 (Output Compare and PWM Output for Timer/Counter2 |
Включение выводов для выполнения дополнительных функций производится посредством регистров DDRB и PORTB.
РЕГИСТР ДАННЫХ ПОРТА B - PORTB - (PORT B Data Register)
Бит7 6 5 4 3 2 10
$18 ($38)I PORTB7JPORTB6PORTB5PORTB4PORTB3PORTB2PORTB1 PORTB0PORTB
Чтение/ЗаписьR/W R/W R/W R/W R/W R/W R/W R/W
Начальное значение00000000
РЕГИСТР НАПРАВЛЕНИЯ ДАННЫХ ПОРТА B -DDRB - (PORT B Data Direction Register)
Бит76543210
$17 ($37) DDB7 DDB6 DDB5 DDB4 DDB3 DDB2 DDB1 DDB0~ DDRB
Чтение/Запись R/W R/W R/W R/W R/W R/W R/W R/W
Начальное значение 00000000
РЕГИСТР ВЫВОДОВ ВХОДА ПОРТА B -
PINB - (PORT B Input Pins Address)
Бит76543210
$16 ($36)I PINB71 PINB6 I PINB5 I PINB4 PINB3 PINB21 PINB1 PINB0~1 PINB
Чтение/ЗаписьRRRRRRRR
Начальное значение Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z
PINB - адрес выводов входа порта B не является регистром в полном смысле этого слова, эти адреса обеспечивают считывание физического состояния каждого вывода порта. При считывании PORTB считывается состояние фиксаторов данных порта B , а при считывании PINB считываются непосредственно логические состояния выводов.
РАБОТА ПОРТА B В КАЧЕСТВЕ ЦИФРОВОГО I/O ОБЩЕГО НАЗНАЧЕНИЯ
Все 8 битов порта B при их использовании в качестве цифрового I/O работают одинаково.
Таблица 29 Воздействие битов DDBn на характер работы выводов порта B
DDBn | PORTBn | I/O | Нагрузочный резистор | Описание |
0 | 0 | Вход | Не подключен | Третье состояние (Hi-Z) |
0 | 1 | Вход | Подключен | При низком уровне PBn обеспечивают вытекающий ток. |
1 | 0 | Выход | Не подключен | Низкий уровень, двухтактный выход |
1 | 1 | Выход | Не подключен | Высокий уровень, двухтактный выход |
Примечание: PBn - выводы I/O общего назначения, n=7, 6, ... 1, 0 - номера выводов порта B.
Биты DDBn регистра DDRB определяют направление работы соответствующего вывода. При установленном в состояние 1 бите DDBn вывод PBn конфигурируется как вывод выхода. При очищенном бите DDBn (сброшенном в 0) вывод PBn конфигурируется как вывод входа.
Если бит PORTBn установлен в состояние 1, когда соответствующий вывод сконфигурирован как вход, то нагрузочный MOS резистор активируется (подключается). Для отключения нагрузочного резистора бит PORTBn необходимо очистить или же необходимо сконфигурировать вывод как выход.
ДОПОЛНИТЕЛЬНЫЕ ФУНКЦИИ ВЫВОДОВ ПОРТА B
Дополнительные функции выводов порта B следующие:
•OC2/PWM2, Бит 7
Вывод сравнения выхода таймера/счетчика2 (OC2) или PWM выход таймера/счетчика2, находящегося в PWM режиме. Для выполнения этих функций вывод должен быть сконфигурирован как выход.
•OC1B/PWM1B, Бит 6
Вывод сравнения выхода B таймера/счетчика1 (OC1B) или PWM выход B таймера/ счетчика1, находящегося в PWM режиме. Для выполнения этих функций вывод должен быть сконфигурирован как выход.
•OC1A/PWM1A, Бит 5
Вывод сравнения выхода A таймера/счетчика1 (OC1A) или PWM выход A таймера/ счетчика1, находящегося в PWM режиме. Для выполнения этих функций вывод должен быть сконфигурирован как выход.
•OC0/PWM0, Бит 4
Вывод сравнения выхода таймера/счетчика0 (OC0) или PWM выход таймера/счетчика0, находящегося в PWM режиме. Для выполнения этих функций вывод должен быть сконфигурирован как выход.
•MISO - PORTB, БитЗ
Определяет вывод SPI канала как вход данных в режиме ведущего или как выход данных в режиме ведомого. При разрешении SPI как ведущего, этот вывод конфигурируется как вход, независимо от установки бита DDB3.
При разрешении SPI как ведомого направление данных на этом выводе управляется битом DDB3 и, если вывод определен как вход, подключение нагрузочного резистора управляется битом PORTB3. Подробности см. в описании SPI порта.
•MOSI - PORTB, Бит 2
Вывод SPI канала, определяемый в ведущем режиме SPI как вход данных и как выход данных в ведомом режиме. При SPI разрешенном как ведомый этот бит конфигурируется как вход, независимо от состояния бита DDB2. При разрешении SPI как ведущего направление данных на этом выводе управляется битом DDB2 и, если вывод определен
как вход, подключение нагрузочного резистора управляется битом PORTB2. Подробности см. в описании SPI порта.
•SCK - PORTB, Бит 1
Выход тактового сигнала в ведущем режиме SPI канала, вход тактового сигнала в ведомом режиме SPI канала. При SPI разрешенном как ведомый этот бит конфигурируется как вход, независимо от состояния бита DDB1. При разрешении SPI как ведущего направление данных на этом выводе управляется битом DDB1 и, если вывод определен как вход, подключение нагрузочного резистора управляется битом PORTB1. Подробности см. в описании SPI порта.
•SS - PORTB, Бит 0
Вход выбора порта как ведомого. При SPI разрешенном как ведомый этот бит конфигурируется как вход, независимо от состояния бита DDB0. Как ведомый SPI активируется когда на этот вход подан низкий уровень. При SPI разрешенном в качестве ведущего, направление данных на этом выводе управляется состоянием бита DDB0. Если вывод определен как вход, подключение нагрузочного резистора управляется битом PORTB0. Подробности см. в описании SPI порта.
СХЕМОТЕХНИКА ПОРТА B
Каждый из выводов порта синхронизирован, однако на рисунке защелка синхронизации не показана.
Нагрузочный MOS резистор
PB0
4
WP:Запись PORTB
WD:Запись DDRB
RL:Чтение фиксатора PORTB
RP:Чтение состояния вывода PORTB
RD: Чтение DDRB
MSTR:Pазрешение ведущего режима SPI SPE:
<1
RD
Сброс
Q " R" D
Сброс
Q D
PORTB0
Разрешение SPI
Рис. 49 Схема организации вывода порта B (вывод PB0)
о 3
MSTR SPE
► SPI SS
DDB0
WD
C
RL
WP
RP