Ремонт принтеров, сканнеров, факсов и остальной офисной техники


назад Оглавление вперед




[40]

(AD0)PA0 51 Vcc

GND 53 (ADC7)PF7 54 (ADC6)PF6 55 (ADC5)PF5 56 (ADC4)PF4 57 (ADC3)PF3 58 (ADC2)PF2 59

(ADC1 )PF1 60 (ADC0 )PF0 61

AREF 62

AGND

64

CO

о о

О)

ф

О

J10 нФ Аналоговая земля

1

NE

PE

Рис 47. Подключение напряжения питания ADC

Порты I/O Порт A

Порт A является 8-разрядным двунаправленным I/O портом и оснащен встроенными нагрузочными резисторами.

Взаимодействие с портом A осуществляется тремя расположенными в пространстве I/O памяти данных регистрами: регистром данных - PORTA, $1B($3B), регистром направления данных - DDRA, $1A($3A) и регистром адресов выводов входа - PINA, $19($39). Регистр адресов выводов входа порта A обеспечивает возможность только чтения, регистры данных и направления данных порта A обеспечивают возможность и чтения и записи. Все выводы порта A оснащены индивидуально подключаемыми встроенными нагрузочными резисторами.

Выходные буферы выводов порта A обеспечивают втекающий ток до 40 мА, что достаточно для прямого управления LED дисплеями. Если выводы с PA0 по PA7 используются в качестве входов и внешним сигналом удерживаются на низком уровне, то вытекающий ток обеспечивается подключением внутренних нагрузочных резисторов. Выводы порта A могут выполнять, дополнительную к основной функции, функцию обеспечения взаимодействия с внешней дополнительной SRAM данных - они могут быть сконфигурированы как младшие разряды шины адреса/данных внешней SRAM данных.

Дополнительная функция включается установкой бита SRE (разрешение внешней SRAM) в регистре управления MCU (MCUCR), при этом установки регистра направления данных игнорируются.


РЕГИСТР ДАННЫХ ПОРТА A - PORTA - (PORT A Data Register)

Бит7 6 5 4 3 2 10

$1B ($3B)I porta7porta6porta5porta4porta3porta2porta1IportAQIporta

Чтение/ЗаписьR/W R/W R/W R/W R/W R/W R/W R/W

Начальное значение00000000

РЕГИСТР НАПРАВЛЕНИЯ ДАННЫХ ПОРТА A -DDRA - (PORT A Data Direction Register)

Бит76543210

$1A ($3A)I DDA7 I DDA6 I DDA5 DDA4 DDA3 I DDA2 DDAl DDA(T1 DDRA

Чтение/Запись R/W R/W R/W R/W R/W R/W R/W R/W

Начальное значение 00000000

РЕГИСТР ВЫВОДОВ ВХОДА ПОРТА A -

PINA - (PORT A Input Pins Address)

Бит76543210

$19 ($39)I PINA7 j PINA6 PINA5 PINA4 PINA3 PINA2 PINAl PINA0~1 PINA

Чтение/ЗаписьRRRRRRRR

Начальное значение Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z

PINA - адрес выводов входа порта A не является регистром в полном смысле этого слова, и эти адреса обеспечивают считывание физического состояния каждого вывода порта. При считывании PORTA считывается состояние фиксаторов данных порта A , а при считывании PINA считываются непосредственно логические состояния выводов.

РАБОТА ПОРТА A В КАЧЕСТВЕ ЦИФРОВОГО I/O ОБЩЕГО НАЗНАЧЕНИЯ

Все 8 битов порта A при их использовании в качестве цифрового I/O работают одинаково.

Таблица 27. Воздействие битов DDAn на характер работы выводов порта A

DDAn

PORTAn

I/O

Нагрузочный резистор

Описание

0

0

Вход

Не подключен

Третье состояние (Hi-Z)

0

1

Вход

Подключен

При низком уровне PAn обеспечивают вытекающий ток.

1

0

Выход

Не подключен

Низкий уровень, двухтактный выход

1

1

Выход

Не подключен

Высокий уровень, двухтактный выход

Примечание: PAn - выводы I/O общего назначения, n=7, 6, ... 1, 0 - номера выводов порта A.

Биты DDAn регистра DDRA определяют направление работы соответствующего вывода. При установленном в состояние 1 бите DDAn вывод PAn конфигурируется как вывод выхода. При очищенном бите DDAn (сброшенном в 0) вывод PAn конфигурируется как вывод входа.

Если бит PORTAn установлен в состояние 1, когда соответствующий вывод сконфигурирован как вход, то нагрузочный MOS резистор активируется (подключается). Для отключения нагрузочного резистора бит PORTAn необходимо очистить или же необходимо сконфигурировать вывод как выход.


СХЕМОТЕХНИКА ПОРТА A

Каждый из выводов порта синхронизирован, однако на рисунке защелка синхронизации не показана.

RD

х

-q i i

о о

i

x

WP:

Запись PORTA

1 WD:

Запись DDRA

RL:

Чтение фиксатора PORTA

RP:

Чтение состояния вывода PORTA

RD:

Чтение DDRA

SRE:

Разрешение внешней SRAM

A:

Адрес

D:

Данные

W:

Запись

R:

Чтение

n:

0-7

Рис 48 Схема организации вывода порта A (выводы PA0 - PA7)

Порт B

Порт B является 8-разрядным двунаправленным I/O портом и оснащен встроенными нагрузочными резисторами.

Взаимодействие с портом B осуществляется тремя расположенными в пространстве I/O памяти данных регистрами: регистром данных - PORTB, $18($38), регистром направления данных - DDRB, $17($37) и регистром адресов выводов входа - PINB, $16($36). Регистр адресов выводов входа порта B обеспечивает возможность только чтения, регистры данных и направления данных порта B обеспечивают возможность и чтения и записи. Все выводы порта B оснащены индивидуально подключаемыми встроенными нагрузочными резисторами.

Выходные буферы выводов порта B обеспечивают втекающий ток до 40 мА, что достаточно для прямого управления LED дисплеями. Если выводы с PB0 по PB7 используются в качестве входов и внешним сигналом удерживаются на низком уровне, то вытекающий ток обеспечивается подключением внутренних нагрузочных резисторов. Выводы порта B могут выполнять, дополнительно к основной функции, функции, представленные в Таблице 29.



[стр.Начало] [стр.1] [стр.2] [стр.3] [стр.4] [стр.5] [стр.6] [стр.7] [стр.8] [стр.9] [стр.10] [стр.11] [стр.12] [стр.13] [стр.14] [стр.15] [стр.16] [стр.17] [стр.18] [стр.19] [стр.20] [стр.21] [стр.22] [стр.23] [стр.24] [стр.25] [стр.26] [стр.27] [стр.28] [стр.29] [стр.30] [стр.31] [стр.32] [стр.33] [стр.34] [стр.35] [стр.36] [стр.37] [стр.38] [стр.39] [стр.40] [стр.41] [стр.42] [стр.43] [стр.44] [стр.45] [стр.46] [стр.47] [стр.48] [стр.49] [стр.50] [стр.51]