 |
Литература: Программирование и ремонт Импульсные блоки питания Неисправности и замена Радиоэлектронная аппаратура Микросхема в ТА Рубрикатор ТА Кабельные линии Обмотки и изоляция Радиоаппаратура Гибкие диски часть 2 часть 3 часть 4 часть 5 Ремонт компьютера часть 2 Аналитика: Монтаж Справочник Электроника Мощные высокочастотные транзисторы 200 микросхем Полупроводники ч.1 Часть 2 Алгоритмические проблемы 500 микросхем 500 микросхем Сортировка и поиск Монады Передача сигнала Электроника Прием сигнала Телевидиние Проектирование Эвм Оптимизация Автомобильная электроника Поляковтрансиверы Форт Тензодатчик Силовые полевые транзисторы Распределение частот Резисторные и термопарные Оберон Открытые системы шифрования Удк
[39]
Функция подавления шума ADC
Функция подавления шума обеспечивает включение Idle режима на время выполнение преобразования, что позволяет снизить шумы, создаваемые ядром CPU. Для реализации этой функции необходимо выполнить следующую процедуру:
1.Отключить ADC очисткой бита ADEN.
2.Включить ADC и одновременно запустить преобразование установкой битов ADEN и ADSC. Таким образом запускается пустое преобразование за которым последует рабочее преобразование.
3.В течение 14 тактовых циклов пустого преобразования ADC ввести Idle режим.
4.Если, прежде чем будет завершено рабочее преобразование, не произойдет другого прерывания, то прерывание ADC активирует MCU и будет выполнена подпрограмма обработки прерывания по завершению преобразования ADC.
РЕГИСТР ВЫБОРА МУЛЬТИПЛЕКСОРА ADC -ADMUX (ADC Multiplexer Select Register)
Бит76543 2 10
$07 ($27)I- I - I - I - I - I MUX21 MUX1 I MuX5~l ADMUX
Чтение/ЗаписьRRRRRR/W R/W R/W
Начальное значение00000000
•Bits 7..3 - Res: Reserved Bits - Зарезервированные биты
Эти биты в микроконтроллерах ATmega603/103 зарезервированы и при считывании всегда покажут состояние 0.
•Bits 2..0 - MUX2..MUX0: Analog Channel Select Bits 2-0 - Биты выбора аналогового канала
Состояние данных битов определяет какой из восьми аналоговых каналов (0 - 7) будет подключен к ADC.
РЕГИСТР УПРАВЛЕНИЯ И СОСТОЯНИЯ ADC -ADCSR - (ADC Control and Status Register)
Бит76543210
$06 ($26) ADEN ADSC ADFR ADIF ADIE ADPS2 ADPS1 ADpS0~aDCSR
Чтение/Запись R/W R R/W R/W R/W R/W R/W R/W
Начальное значение 00000000
•Bit 7 - ADEN: ADC Enable - Разрешение ADC
Установка данного бита в состояние 1 разрешает ADC. Очистка бита запрещает ADC. Запрещение ADC в процессе преобразования прекращает преобразование.
•Bit 6 - ADSC: ADC Start Conversion - Запуск преобразования ADC
В режиме однократного преобразования для запуска каждого цикла преобразования необходимо устанавливать бит ADSC в состояние 1. В циклическом режиме бит ADSC устанавливается в состояние 1 только при запуске первого цикла преобразования. Каждый раз после первой установки бита ADSC, выполненной после разрешения ADC или одновременно с разрешением ADC, будет выполняться пустое преобразование, предшествующее активируемому преобразованию.. Это пустое преобразование активирует ADC.
ADSC будет сохранять состояние 1 в течение всего цикла преобразования и сбрасывается по завершении преобразования. При выполнении пустого преобразования, предшествующего активируемому, бит ADSC остается установленным до завершения активируемого преобразования. Запись 0 в этот бит эффекта не оказывает.
•Bit 5 - ADFR: ADC Free Run Select - Установка циклического режима работы ADC При установленном в состояние 1 бите ADFR ADC будет работать в циклическом режиме. В этом режиме ADC производит выборки и обращения к регистрам непрерывно (одно за другим). Очистка бита приводит к прекращению циклического режима.
•Bit 4 -ADIF: ADC Interrupt Flag - Флаг прерывания ADC
Данный бит устанавливается в состояние 1 по завершению преобразования и обновления регистров данных. Прерывание по завершению преобразования ADC выполняется если в состояние 1 установлены бит ADIE и I-бит регистра SREG. Бит ADIF сбрасывается аппаратно при выполнении подпрограммы обработки соответствующего вектора прерывания. Кроме того, бит ADIF может быть очищен записью во флаг логической 1. Этого необходимо остерегаться при чтении-модификации-записи ADCSR, поскольку может быть запрещено отложенное прерывание. Это применимо и в случаях использования команд SBI и CBI.
•Bit 3 - ADIE: ADC Interrupt Enable - Разрешение прерывания ADC
При установленных в состояние 1 бите ADIE и I-бите регистра SREG активируется прерывание по завершению преобразования ADC.
•Bits 2..0 - ADPS2..ADPS0: ADC Prescaler Select Bits - Выбор коэффициента предварительного деления
Данные биты определяют коэффициент деления частоты XTAL для получения необходимой тактовой частоты ADC.
Таблица 26. Выбор коэффициента предварительного деления
ADPS2 | ADPS1 | ADPS0 | Коэффициент деления |
0 | 0 | 0 | Без деления |
0 | 0 | 1 | 2 |
0 | 1 | 0 | 4 |
0 | 1 | 1 | 8 |
1 | 0 | 0 | 16 |
1 | 0 | 1 | 32 |
1 | 1 | 0 | 64 |
1 | 1 | 1 | 128 |
РЕГИСТРЫ ДАННЫХ ADC - ADCL и ADCH - (ADC Data Register)
Бит
$05 ($25) $04 ($24)
15
14
13
12
10
- | - | - | - | - | - | ADC9 | ADC8 |
ADC7 | ADC6 | ADC5 | ADC4 | ADC3 | ADC2 | ADC1 | ADC0 |
ADCH ADCL
Чтение/Запись
Начальное значение
76543210 RRRRRRRR RRRRRRRR 00000000 00000000
По завершении цикла преобразования результат преобразования размещается в этих двух регистрах. Важно, чтобы в циклическом режиме считывались оба регистра и чтобы регистр ADCL считывался перед считыванием ADCH.
9
8
Температура окружающей среды TA= от -40°C до 85°C
Обознач | Параметр | Условия | Min | Typ | Max | Ед. измерения |
Разрешение | 10 | Биты | ||||
Интегральная нелинейность | VREF > 2V | 0,2 | 0,5 | LSB | ||
Дифференциальная нелинейность | VREF > 2V | 0,2 | 0,5 | LSB | ||
Ошибка нуля (смещение) | 1 | LSB | ||||
Время преобразования | 70 | 280 | мкс | |||
Тактовая частота | 50 | 200 | кГц | |||
AVcc | Аналоговое напряжение питания | VCC -0,3(1) | VCC+0,3(2) | В | ||
V ref | Напряжение сравнения | AGND | avcc | В | ||
rref | Входное сопротивление входа сравнения | 6 | 10 | 13 | кОм | |
rain | Входное сопротивление аналогового входа | 100 | МОм |
Примечания: 1. Минимальное при AVCC=2,7B
2. Максимальное при AVCC=6,0B 128-
Сканирование аналоговых каналов
Поскольку смена аналоговых каналов происходит после завершения цикла преобразования в циклическом режиме смена каналов (сканирование каналов) может происходить без прерывания преобразователя. Обычно для выполнения смены канала выполняется прерывание по завершению преобразования. Однако пользователю необходимо принять к сведению следующее соображение: прерывание активируется сразу по готовности результата к считыванию. В циклическом режиме следующее преобразование начинается через один тактовый цикл ADC после активации прерывания. Если содержимое ADMUX будет изменено в течение этого одного тактового цикла, то новые установки будут задействованы при начале нового преобразования. Если же изменение состояния ADMUX произойдет позднее этого тактового цикла, то при активированном преобразовании будут использоваться предшествовавшие установки.
Технология подавления шума ADC
Цифровые схемы самого микроконтроллера ATmega603/103 и внешние цифровые схемы генерируют электромагнитное излучение, которое может влиять на точность измерения аналоговых сигналов. Если точность преобразования является определяющей, то можно использовать следующие приемы:
1.Аналоговая часть ATmega603/103 и все аналоговые компоненты устройства должны иметь на печатной плате отдельную аналоговую землю. Эта аналоговая земля должна иметь соединение с цифровой землей в одной точке печатной платы.
2.Проводники аналоговых сигналов необходимо делать как можно короче, стремиться проводить их поверх аналоговой земли и, по возможности, как можно дальше от дорожек высокоскоростных цифровых сигналов.
3.Вывод AVCC микроконтроллеров ATmega603/103 должен подключаться к напряжению питания VCC через RC цепочку, как показано на Рис. 47.
4.Для подавления шума CPU можно использовать функцию подавления шума ADC
5.Если какие-то выводы PORTF используются в качестве цифровых входов, то важно, чтобы в процессе преобразования на этих выводах не происходили переключения.
Характеристики ADC по постоянному току