•Bits 2..0 - Res: Reserved bits - Зарезервированные биты

Эти биты в микроконтроллерах ATmega603/103 зарезервированы и при считывании всегда покажут состояние 0.

РЕГИСТР УПРАВЛЕНИЯ UART - UCR - (UART Control Register)

Бит76543210

$0A ($2A)I RXCIE TXCIE I UDRIE RXEN TXEN CHR9 RXB8 TXB8~] UCR

Чтение/Запись R/W R/W R/W R/W R/W R/W R/W R/W

Начальное значение 00000000

•Bit 7 - RXCIE: RX Complete Interrupt Enable - Разрешение прерывания по завершению приема

При установленном в состояние 1 бите RXCIE и установленном разрешении глобального прерывания установка бита RXC в регистре USR приведет к выполнению прерывания по завершению приема.

•Bit 6 - TXCIE: TX Complete Interrupt Enable - Разрешение прерывания по завершению передачи

При установленном в состояние 1 бите TXCIE и установленном разрешении глобального прерывания установка бита

TXC в регистре USR приведет к выполнению прерывания по завершению передачи.

•Bit 5 - UDRIE: UART Data Register Empty Interrupt Enable - Разрешение прерывания по пустому регистру данных

При установленном в состояние 1 бите UDRIE и установленном разрешении глобального прерывания установка бита

UDRE в регистре USR приведет к выполнению прерывания по пустому регистру данных

UART.

•Bit 4 - RXEN: Receiver Enable - Разрешение приемника

Установленный в состояние 1 бит RXEN разрешает приемник UART. Если приемник запрещен, то флаги статуса TXC, DOR и FE установить невозможно. Если эти флаги установлены, то очистка бита RXEN не приведет к очистке этих флагов.

•Bit 3 - TXEN: Transmitter Enable - Разрешение передатчика

Установленный в состояние 1 бит TXEN разрешает передатчик UART. При запрещении передатчика во время передачи символа, передатчик не будет заблокирован прежде, чем будут полностью переданы символ в сдвиговом регистре плюс любой находящийся в UDR следующий символ.

•Bit 2 - CHR9: 9 Bit Characters - Режим 9-разрядных символов

При установленном в состояние 1 бите CHR9 передаются и принимаются 9-разрядные символы плюс стартовый и стоповый биты. Девятые биты читаются и записываются с использованием битов RXB8 и TXB8 (соответственно) регистра UCR. Девятый бит данных может использоваться как дополнительный стоповый бит или бит контроля четности.

•Bit 1 - RXB8: Receive Data Bit 8 - Прием 8-разрядных данных

При установленном в состояние 1 бите CHR9 бит RXB8 является девятым битом данных принятого символа.

•Bit 0 - TXB8: Transmit Data Bit 8 - Передача 8-разрядных данных

При установленном в состояние 1 бите CHR9 бит TXB8 является девятым битом данных передаваемого символа.

БОД-ГЕНЕРАТОР (Baud Rate Generator)

Бод-генератор представляет собой делитель, генерирующий импульсы передачи с частотой, определяемой выражением:

BAU D= ---

16(UBRR+1), где:

•BAUD = частота в бодах.

•fCK = частота кварцевого генератора.

•UBRR = содержимое регистра UBRR (Baud Rate register = 0 - 255).

При использовании стандартных кварцевых кристаллов, наиболее часто используемые скорости передачи в бодах могут быть получены установками UBRR, представленными в Табл. 24. При установках UBRR, указанных в таблице, реальные скорости в бодах будут иметь отличия менее 2% от стандартных скоростей (показано в таблице полужирным шрифтом).

Таблица 24. Установки UBRR при различных стандартных частотах кварцевых кристаллов

РЕГИСТР БОД-ГЕНЕРАТОРА UART- UBRR - (UART Baud Rate Register)

Бит7 6 5 4 3 2 10

$09 ($29)IMSB IIIIIII LSB I UBRR

Чтение/ЗаписьR/W R/W R/W R/W R/W R/W R/W R/W

Начальное значение00000000

Регистр UBRR является 8-разрядным регистром, с возможностью чтения/записи, определяющим скорость UART в соответствии с установками Табл. 24.

Аналоговый компаратор

Аналоговый компаратор сравнивает уровни на положительном выводе PE2 (AC+) и отрицательном выводе PE3 (AC-). При напряжении на положительном выводе PE2 (AC+) большем, чем напряжение на отрицательном выводе PE3 (AC-), выход аналогового компаратора ACO устанавливается в состояние 1. Выход компаратора может быть использован для управления входом захвата таймера/счетчика1. Кроме того, компаратор может формировать свой запрос прерывания. Пользователь может задать формирование запроса на прерывание по нарастающему или падающему фронту или по переключению. Блок-схема аналогового компаратора, со схемами обрамления, показана на Рис. 45.

ACIE

Выбор прерывания

ACIS1 ACIS0

D-

Запрос прерывания по аналоговому компаратору

ACI

К мультиплексору таймера/счетчика]

Рис. 45 Блок-схема аналогового компаратора.

ACIC