Прерывание по Прерывание по Прерывание по совпадению совпадению Прерывание по переполнению T/C1 T/C1 с AT/C1 с B захвату входа T/C1

н

Регистр захвата входа T/C1 (ICR1)

со < L-

is Ic; Г7 Г7 Г7

Регистр мосок прерываний!Регистр флотов

тоймеро (TIMSK)прерываний тоймеро (TIFR)

Регистр упровления A T/C1 (TCCR1A)

Регистр упровления B T/C1 (TCCR1B)

~>ййъ г! г! г! г! ёё2

5;

Триггер захвата

ЛОГИКА УПРАВЛЕНИЯ

7 I 0

Таймер/счетчик1 (TCNT1)

Очистка T/C

Тактовый сигнал T/C

Направл. счета (Up/Down)

16-разрядный компаратор

CK

16-разрядный компаратор

л

15

Регистр A сравнения выхода таймера/счетчика1

Регистр B сравнения выхода таймера/счетчика1

Рис. 35 Блок-схема таймера/счетчика!

15

7

0

15

15

7

0

15

7

0

15

7

0

7

0

того, для переключения входа захвата может быть использован аналоговый компаратор. Подробнее данная функция описана в разделе Аналоговый компаратор. Если разрешена функция подавления шума, действительные условия переключения события захвата тестируются четырьмя выборками, прежде чем захват будет активирован. Тестирование сигнала на входном выводе производится с частотой XTAL.

РЕГИСТР УПРАВЛЕНИЯ A ТАЙМЕРА/СЧЕТЧИКА1 -TCCR1A - (Timer/Counterl Control Register A)

Биты7 6 5 4 3 2 10

$2F ($4F)j COM1A1COM1A0COM1B1COM1B0 - - PWM11 PWmTotCCR1A

Чтение/ЗаписьR/W R/W R/W R/W R R R/W R/W

Начальное состояние 00000000

• Bits 7,6 - COM1A1, COM1A0: Compare Output ModelA, bits 1 and 0 - Режии/ilA

сравнения выхода, биты 1 и 0

Управляющие биты COM1A1 и COM1A0 определяют характер сигнала выхода, следующего за совпадением при сравнении таймера/счетчика1. Сигнал выхода

поступает на вывод OC1A (Output CompareA). Поскольку это альтернативная функция порта I/O, то соответствующий бит управления направлением должен быть установлен в 1 (вывод работает на выход). Конфигурирование управления представлено в таблице 15.

Таблица !5. Выбор режима сравнения 1

Примечание: X = A или B

•Bits 5,4 - COM1B1, COM1B0: Compare Output ModelB, bits 1 and 0 - Режиме сравнения выхода, биты 1 и 0

Управляющие биты COM1B1 и COM1B0 определяют характер сигнала выхода, следующего за совпадением при сравнении таймера/счетчика1. Сигнал выхода поступает на вывод OC1B (Output CompareB). Поскольку это альтернативная функция порта I/O, то соответствующий бит управления направлением должен быть установлен в 1 (вывод работает на выход). Конфигурирование управления представлено в таблице 15.

В ШИМ режиме функции этих битов отличаются. Подробное описание приведено в таблице 19.

При изменении битов COM1X1/COM1X0 прерывания по сравнению выхода1 должны быть запрещены очисткой битов разрешения прерывания в регистре TIMSK. В противном случае при изменении битов может произойти прерывание

•Bits 3..2 - Res: Reserved bits - Зарезервированные биты

Эти биты в микроконтроллерах ATmega603/103 зарезервированы и при считывании всегда будут 0.

•Bits 1..0 - PWM11, PWM10: Pulse Width Modulator Select Bits - Биты выбора режима ШИМ

Данные биты определяют установку режима ШИМ, как это показано в таблице 16. Подробности см. в разделе Таймер/счетчик! в ШИМ режиме.

Таблица 16. Выбор ШИМ режима

РЕГИСТР УПРАВЛЕНИЯ B ТАЙМЕРА/СЧЕТЧИКА1 -TCCR1B - (Timer/Counter1 Control Register B)

Биты7 6 543210

$2E ($4E)I ICNC11 ICES1 I - - CTC1 CS12 CS11 CS10 TCCR1B

Чтение/Запись R/W R/W R R R/W R/W R/W R/W

Начальное состояние 00000000

•Bit 7 - ICNC1: Input Capturel Noise Canceler (4 CKs) - Установка режима подавления шума на входе захвата 1

При сброшенном в состояние 0 бите ICNC1 функция подавления шума входного триггера захвата запрещена. Вход захвата переключается по первому нарастающему/ падающему фронту, поступившему на вывод входа захвата PD4(IC1). При установленном в состояние 1 бите ICNC1 выполняются четыре последовательных опроса состояния вывода PD4(IC1) и все четыре выборки должны иметь одинаковый (высокий/низкий), определяемый битом ICES1, уровень. Частота опроса соответствует частоте XTAL.

•Bit 6 - ICES1: Input Capturel Edge Select - Выбор фронта срабатывания на входе захвата 1

При сброшенном в состояние 0 бите ICES1 содержимое таймера/счетчика1, по падающему фронту на выводе входа захвата PD4( IC1), пересылается в регистр захвата входа ICR1. При установленном в 1 бите ICES1 содержимое таймера/счетчика1 пересылается в регистр захвата входа ICR1 по нарастающему фронту на выводе входа захвата PD4( IC1).

•Bits 5, 4 - Res: Reserved bits - Зарезервированные биты

Эти биты в микроконтроллерах ATmega603/103 зарезервированы и при считывании всегда будут 0.

•Bit 3 - CTC1: Clear Timer/Counterl on Compare Match - Очистка таймера/счетчика! по совпадению

При установленном в состояние 1 бите CTC1 таймер/счетчик1 сбрасывается в состояние $0000 в течение тактового цикла, следующего за совпадением при сравненииA. Если бит CTC1 очищен, таймер/счетчик1 продолжает отсчет и не реагирует на совпадение при сравнении. Поскольку совпадение при сравнении детектируется в течение тактового цикла CPU следующего за совпадением, то поведение функции будет отличаться при установке коэффициента предварительного деления таймера/счетчика1 большем 1. При коэффициенте предварительного деления 1 и установленном в регистре сравненияA состоянии C таймер будет считать в соответствии с установкой CTC1: ... C-1 C C+1 0 1 ...

При установленном коэффициенте предварительного деления 8 таймер будет считать подобно:

... C-1, C-1, C-1, C-1, C-1, C-1, C-1, C-1 C, C, C, C, C,C, C, C C+1, 0, 0, 0, 0, 0, 0, 0, 0 ... В ШИМ режиме состояние бита CTC1 значения не имеет.

•Bits 2,1,0 - CS12, CS11, CS10: Clock Select!, bit 2,1 and 0 - Выбор источника тактовой частоты, биты 2,1 и 0

Установкой состояния данных битов производится выбор источника тактового сигнала ( в том числе коэффициента предварительного деления)

Stop условие выполняет функцию разрешения/запрещения таймера/счетчика1 В режимах с предварительным делением на соответствующий коэффициент делится частота CK тактового генератора. При использовании внешнего тактирования