информационных линиях изменяются в момент передачи в сигнатурный анализатор. Если изменится хотя бы один бит из всего потока, на анализаторе появится другая сигнатура. Поскольку стробирующий синхросигнал регистра не должен быть непрерывно изменяющимся сигналом, лучше всего использовать управляющую линию, которая обеспечит наличие стабильных данных для регистра. Подробнее этот вопрос будет рассмотрен в примере, приведенном позже в этой глаЕе.

Если для синхронизации выбран передний или задний фронт и выбраны сигналы пуска и останова, логическая часть сигнатурного анализатора проверяет линию пуска на каждом фронте синхросигнала

-JTJlJTJlTbTLn

Ч s\ Синхроь

Синхронизация

Останов

Рис. 4.11. Информация для сигнатурного анализатора фиксируется (а) в момент положительного фронта сигнала. Когда управляющая линия используется как для начала, так и для прекращения сбора данных (б), информационная линия впервые стробируется в точке Di. Последний информационный бит пропускается в момент Dl. Управляющая линия (в) используется так же, как в случае (б), но сигнал (б) является огибающей (в)

для определения изменения ее состояния. Если в качестве пускового сигнала выбран передний фронт изменения состояния линии управления, логическая часть анализатора должна обнаружить переход от низкого потенциала к высокому при прохождении последовательных синхроимпульсов. Первый информационный бит снимается с информационного зонда вторым синхроимпульсом, как показано на рис. 4.11, и если потенциал линии пуска изменился от низкого к высокому, но затем снова вернулся к низкому уровню до появления фронта синхросигнала, анализатор никаких изменений состояния не отметит. Такое требование к линии пуска снижает, но не исключает вероятность запуска анализатора от глитча. Такое же требование предъявляется к сигналу линии останова. Если выбран задний фронт, тогда при первом фронте синхросигнала потенциал должен быть высоким, а при следующем низким. От этого второго фронта синхросигнала никакого сдвига данных не происходит.

4.3.5. РЕЖИМ СВОБОДНОГО ПРОГОНА

Хорошим способом ознакомления с сигнатурным анализатором и его возможностями является анализ работы микропроцессора в режиме свободного прогона. Посмотрим, что происходит, когда на микропроцессор подается питание. Регистры микропроцессора установлены в нулевое положение, а центральный процессор введ н в режим выборки кода операции. На адресную шину подается содержимое счетчика команд, в данном случае предполагаемое пулевым. После этого центральный процессор получает доступ к ячейке памяти, где содержится информационный байт, и передает его в регистр декодирования кода операции. Счетчик команд получает приращение, и микропроцессор готов адресовать следующий код операции или операнд. Если все ячейки памяти содержат 00н, а в качестве центрального процессора использованы системы Z-80 ипи 8080, то выбранным кодом операции является код «отсутствие операции».

После декодирования этой команды центральный процессор не делает ничего другого, кроме выборки следующего байта команды. Единственным действием, вызванным этой командой, является введение небольшой временной задержки, равной длительности цикла выборки кода операции. Когда все ячейки памяти содержат 00н, центральный процессор повторно осуществляет выборку кода, дает приращение счетчику команд и производит выборку следующего кода. Для системы памяти 64К, имеющей 16 адресных линий, считываются ячейки от 0000н до FFFFH включительно и этот процесс начинается сначала. В других микропроцессорах «отсутствие операции» может кодироваться как ЕАП или каким-нибудь другим выражением, но если все ячейки памяти содержат байт, соответствующий этому коду операции, результат будет такой же, как в случае кода 00ц с процессором Z-80.

Память ЭВМ, состоящая только из кодов «отсутствие операции», бесполезна для центрального процессора, но ее можно использовать для проверки этого процессора с помощью сигнатурного анализатора, пото му что адресная шина этой системы будет вести себя как выход 16-разрядного счетчика. Если сигнатурный анализатор используется в такой же тестовой ситуации (пуск, останов и синхронизация) на 16-разрядном счетчике, как на такой адресной шине, соответствующие выводы имеют одинаковые сигнатуры. Если сигнатуры правильные, мы можем считать, что счетчик команд, инкрементор и внутренняя шина центрального процессора работают нормально. До тех пор, пока центральный процессор правильно декодирует код «отсутствие операции», мы считаем, что он также правильно декодирует и другие коды. Во время работы центрального процессора в таком режиме свободного прогона цикла выборки кода операции для проверки управляющих линий можно использовать осциллограф.

Режим свободного прогона можно использовать для проверки нескольких регистров центрального процессора, если имеется практический способ их установки. Это можно сделать, отсоединив информационные выводы центрального процессора от информационной шины и заземлив их. Информационные выводы центрального процессора можно отсоединить от шины, отогнув их от гнезда или сделав проволочные перемычки между гнездами платы и центральным процессором. Каждый вывод центрального процессора соединяется с соответствующим гнездом с помощью перемычек, за исключением информационных выводое, которые заземляются. Информация все еще может проходить по информационной шине, но единственным информационным словом, стробируемым в центральный процессор во время операции выборки кода операции, является 00н. Теперь система работает так, будто все ячейки памяти содержат код 00в и она находится в режиме свободного прогона.

Следующим этапом является выбор управляющих линий и фронта переходов для сигнатурного анализатора. Рассмотрим временную диаграмму рис. 4.12. Показанный в данной ситуации синхросигнал может быть сигналом линии считывания, тогда как другой сигнал может быть битом наивысшего порядка адресной шины AiS. Пока счетчик команд проходит цикл между ячейками 0000н и FFFFH в режиме свободного прогона, линия Л15 имеет низкий потенциал для адресов до 32К (7FFFH). Эта линия имеет высокий потенциал для адресов от 7FFFn до FFFFH всегда, когда адресная шина активна, как показано на рис. 4.12. Линия

Линия считывания Rd

ew 3zi<

Рис. 4.12. Наложение сигналов линии считывания, активной при низком потенциале, и адресной линии А15. Для первых 32К адресов в ОЗУ потенциал линии Л15 остается низким; для следующих 32К циклов выборки кода операции линия Л[5 переходит в активное состояние с высоким потенциалом и остается в нем достаточно долго для обеспечения доступа к памяти

считывания, у которой активным является состояние с низким потенциалом, оказывается активной для каждой выборки кода 64К. Если линия Л15 активна, период активности линии считывания находится в пределах периода активности линии Л15. Центральны! процессор предполагает, что нужные данные на шине находятся в конце строба считывания и фиксируют информацию на переходе линии считывания от низкого потенциала к высокому {Rd\). Информация может присутствовать иа шине и раньше, но, возможно, она нестабильна. Например, сигнал Rd\ используется для снятия запрета с линии к п мяти, но если он примени-