Чтобы выполнить все это, центральный процессор должен произвести операцию считывания по адресу, заданному регистром HL, и операцию записи по адресу, заданному DE. В результате здесь также появится содержимое HL00. Если система была синхронизирована по линиям считывания и записи, соединенным для выполнения логической функции ИЛИ, байт 00 появится дважды. Поскольку операция LDIR выполняется неоднократно, передаваемый информационный байт дает приращения. Оставшуюся часть цикла можно наблюдать, используя для просмотра информации, находящейся глубже в цикле LDIR, запускающие слова 02 и 07. В качестве запускающего слова можно использовать любой ранее не появляющийся байт. В этом случае единственным изменением байта является запоминание целого числа.

Чтобы лучше оценить, что же именно делает анализатор и что представляют собой наблюдаемые данные, эту программу повторили, используя для синхронизации данных линию записи. Программа считыва-ется в центральный процессор при использовании линии считывания, так что она здесь не участвует. Линия записи используется только во время выполнения кода операции LDIR и записи в (HL). Первым применяли запускающее слово OF и наблюдали следующие данные:

2OF ОВ OE OA CD 09 ОС и т. д.

I. Программа находится в последнем цикле LDIR; HL=210F, ВС= =0001, (HL)=0F; (HL) = (DE) при считывании (HL) и записи в (DE). Затем программа снова возвращается к началу для повторения цикла.

2. Регистр L содержит байт низшего порядка с адресом 0F. Центральный процессор выполняет операцию записи для загрузки 0F в ячейку 210F, тогда 0Е будет в 210Е, 0D -в 210D и т. д.

Эта программа прогоняется также с импульсами синхронизации центрального процессора, использованными в качестве стробов данных для анализатора. Мы должны быть готовы увидеть комбинацию записи/ /считывания данных, некоторого повторения данных и, возможно, некоторых информационных байтов FF, потому что шина может «плавать» в течение периода импульсов синхронизации. Если исходным запускающим словом было 0F, наблюдали следующие данные:

2 OF 1 СЗ

1.Эти информационные байты связаны с кодами операции JMP 2000. Информационный байт FF появляется в том случае, если в течение цикла выборки кода операции на шине оказывается высокий потенциал.

2.Последний цикл поблоковой передачи информации LDIR предшествует изменению кода операции. Последним байтом, подлежащим передаче, был OF И. Этот информационный байт считывается из (HL) и записывается в (DE).

В случае такого логического анализатора, ОЗУ которого имеет только 16 байтов, этот последний режим работы, очевидно, не является экономичным способом синхронизации данных. Из-за повторения данных можно легко запутаться в их значениях и данных может оказаться недостаточно для определения части программы, к которой они принадлежат.

4.3. СИГНАТУРНЫЙ АНАЛИЗ

4.3.1. ВВЕДЕНИЕ

В предыдущем параграфе этой главы основное внимание уделялось отслеживанию потока данных на шине ЭВМ. В этом случае построение аппаратных и программных средств можно проверять с помощью тестовой программы, предназначенной для манипулирования функциями аппаратуры. Например, поток данных через интерфейс параллельного ввода-вывода к параллельному входу печатающего устройства можно проверить путем подачи синхронизированной информации параллельного ввода-вывода на логический анализатор. Переходы состояний, циклы и выходы из циклов в программном обеспечении можно непосредственно наблюдать на логическом анализаторе с достаточной памятью. Но когда система начала работать нормально, может возникнуть необходимость проверки работы аппаратуры или устранения неисправности без прохождения длинной последовательности кодов операций и информации от логического анализатора. В такой ситуации было бы удобнее использовать сигнатурный анализатор. Сигнатурный анализатор уплотняет большое количество информации от отдельной информационной или управляющей линии в сигнатуру, характеризующуюся содержимым 16-разрядного сдвигового регистра. Если система работает нормально, созда ется правильная сигнатура. Такая правильная сигнатура должна быть определена заранее.

4.3.2. СМЫСЛ СИГНАТУРЫ

Чтобы понять, как сигнатурный анализатор уплотняет большое количество информации, рассмотрим сдвиговый регистр, изображенный на рис. 4.8. Это 16-разрядный сдвиговый регистр с цепями обратной связи; на вход первого разряда подается поток информации, прошедший че-, рез схему ИСКЛЮЧАЮЩЕЕ ИЛИ вместе с содержимым разрядов 7,

9, 12 и 16. Данные, находящиеся в регистре, одновременно сдвигаются синхросигналом вправо во всех разрядах. Если не используется информация входной линии, содержимое регистра должно представлять собой одну из 64 ООО возможных комбинаций. Вследствие наличия цепей обратной связи по всему интервалу возможных комбинаций разрядов уста-

ВВод Ванных

Синхронизация , У

Рис. 4.8. Шестнадцатиразрядный сдвиговый регистр с цепями обратной

навливается последовательность, создающая впечатление последовательности случайных чисел. В качестве примера на рис. 4.9 показан 4-разрядный генератор псевдослучайных чисел. Если для схемы, показанной на рис. 4.9, входными информационными байтами являются нули, содержимое 4-разрядного сдвигового регистра соответствует табл. 4.4. Все 15 ненулевых комбинаций четырех разрядов представлены в этой таблице, затем комбинация символов начинает повторяться. Если инфор-

Таблица 4.4. Содержимое 4-разрпдного сдвигового регистра в случае, когда все входные биты являются нулями