Входная информационная линия

Входная линия „ инвертированной интормации

Синхронизация

Рис. 46. Схема-защелка логического анализатора

шего порядка - вертикально, на дисплее можно выделить циклы и переходы к подпрограммам. При считывании и выполнении программы из последовательных ячеек памяти изображение на дисплее перемещается в горизонтальном направлении. Когда происходит переход к подпрограмме с изменением адреса высшего порядка, имеет место некоторое вертикальное смещение. Кроме того, подпрограммы могут быть выделены особо на участке экрана электронно-лучевой трубки. На дисплее выделяется также глитч на адресной шине, в результате которого адрес оказывается далеко от остальной используемой области памяти. Чтобы воспользоваться способностью логического анализатора осуществлять вывод данных на экран дисплея в виде карты, программист в случае каждой конкретной модели должен быть осведомлен, каким о5разо« нужно использовать шину для отображения. В некоторых моделях не все адресные линии используются для создания точек матрицы, поэтому следует выбирать адреса подпрограммы, совместимые с данной моделью логического анализатора. Информационная шина не может быть так же удобна для отображения в виде карты, поскольку данные обычно ие бывают последовательными.

Глитчи (кратковременные импульсные помехи). Способы отображения данных, рассмотренные в предыдущем параграфе, можно реализовать на многих моделях в асинхронном режиме или режиме дискретизации, в котором данные стробируются синхроимпульсами, осуществляющими дискретизацию. Если напряжение на информационной шине возрастет и упадет с переходом через пороговое значение напряжения в пределах одного периода синхроимпульсов, такая последовательность импульсов (глитчей) в большинстве систем обнаружена не будет. В случае появления таких быстрых флюктуации напряжения их может зафик-

Синхросигналы

TJrLTLXLTLTU

Сг Данные СзG4

j Данные Jj Данные j 8)

r) (С)

Пропуск I ь» G

Рис. 4.7. Передний фронт синхроимпульса fa) использован в схеме за щелке (рис. 4.6): б - глитчи на информационной линии; в - глитчи обнаруживаются и расширяются до одного периода синхроимпульсов; в - глитчи являются частью выходного сигнала. Стрелки с обозначениями S, R и С использованы для того, чтобы показать, произошло ли изменение состояния выхода Q в результате установки триггера в 1 или в 0 или же в результате стробироваиия данных

сировать система обнаружения глитчей. На рис. 4.6 показана обычная схема-защелка для обнаружения глитчей. На рис. 4.7 показан поток информационных битов с последовательностью глитчей Oi-d. Д,чя дискретизации данных информационной линии использован передний фронт синхроимпульсов и предполагается, что первоначально оба триггера установлены в нулевое состояние. Выход Qi можно установить в единичное состояние с помощью схемы И-НЕ 1 или синхронизируя входные данные; он может быть возвращен в исходное нулевое положение с помошью схемы И-НЕ 2 нлн синхронизированными входными данными. Передний фронт первого глитча G\ обнаруживается схемой И - НЕ t в момент появления, поскольку С?2=1> а задний фронт не обнаруживается до тех пор, пока не пройдет фронт синхроимпульса В ре зультате этого первого глитча длительность выходного сигнала на Q2 оказывается равной одному периоду синхроимпульсов, несмотря на то что фактическая длительность Gj значительно меньше. Отметим также, что глитч G3 вообще не был обнаружен вследствие того, что Qi и <3г находились в разных логических состояниях. Система обнаружения глитчей дает полезную информацию, когда потенциал информационной ли нии сохраняется высоким или низким в течение нескольких периодов синхроимпульсов, а глитчи появляются редко. Однако система обнаружения глитчей не может отличить данные от помех, которые встречаются так часто относительно частоты синхроимпульсов, как это показано на рис. 4.7. В сущности, низкое информационное напряжение, предшествующее Сз, имеет настолько малую длительность, что оно воспринимается как глитч. Поскольку минимальная длительность глитча составляет

один период синхроимпульсов, данные и помеха Gs сливаются вместе. Информационная линия, показанная на рис. 4.7, настолько засорена шумами, что выходной сигнал состоит почти из одних глитчей и не представляет собой ценности для пользователя.

4.2 3 СИНХРОННЫЙ РЕЖИМ

Запоминание данных в логическом анализаторе можно также синхронизировать сигналами от внешней исследуемой системы путем использования для синхронизации входной линии зонда. Если пользователя не интересует долговременное хранение информации в ОЗУ логического анализатора, линию синхронизации можно соединить с генератором синхроимпульсов микропроцессора. Так же, как и в асинхронном режиме, будет происходить повторяющееся запоминание информации, поскольку информационная или адресная шина может иметь стабильную информацию в продолжение двух или более последовательных периодов синхроимпульсов. Могут возникнуть трудности с информационными линиями, находящг мися на некотором неопределенном уровне (плавающими) во время изменения синхронизирующего напряжения. Эту ситуацию легко различить, так как она имеет место между двумя группами слов, несущих полезную информацию.

Более экономичным оказывается использование ОЗУ в случае применения для ввода синхроимпульсов линии запроса данных, ввода-вывода из памяти, линий выбора ИС, записи, считывания или какой-либо другой управляющей линии. Выбор управляющей линии и переднего или заднего фронта импульса должен быть сделан после рассмотрения временных диаграмм конкретной системы. Можно допустить серьезную ошибку, выбрав фронт изменения состояния управляющей линии при отсутствии гарантии наличия на ней полезной информации. После того как данные стробированы, записаны в ОЗУ и осуществлен запуск, формы визуального отображения могут быть такими же, как н в асинхронном режиме работы анализатора.

4.2.4. ПРИМЕР

Для иллюстрации методов отбора данных логическим анализатором используем простую программу для системы на основе процессора Z-80. Эта ЭВМ имеет управляющую программу в ячейках памяти постоянного запоминающего устройства (ПЗУ) от 0000 до 1FFFH. Программа должна быть записана в ОЗУ, начиная с ячейки 2000ц, в результате чего информационный байт 00 будет записан в ячейке 2100н, байт 01- в 2101п и т. д. Затем следует произвести поблочную передачу информации в другой участок ОЗУ. Для записи изменения состояния ииформа ционной шины посредством синхронного тактирования на выводах за-