ваны в 8- или 16-разрядные звенья, которые обычно составляют динамическое ОЗУ. Они нуждаются в автоматической регенерации (обновлении хранимой в запоминающем устройстве информации) центральным процессором. Это одна из причин, по которым синхросигналы для центрального процессора имеют более низкий частотный предел. Конденсаторы небольшой емкости, хранящие биты информации, разрядятся, если их периодически не подзаряжать (регенерировать). Когда центральный процессор включен, управляющее устройство распознает сигнал повторного запуска и сбрасывает содержимое регистров. Сигнал повторного запуска должен быть послан на периферийную ИС, являющуюся частью системы. Управляющее устройство также перемещает содержимое регистра счетчика программ (в нашем случае 0000н) на адресную шину. Теперь центральный процессор ищет в запоминающем устройстве команду или операционный код, управляющее устройство считывает информацию из запоминающего устройства и расшифровывает ее, запрашивает выборку операционного кода. Первой командой центральному процессору может оказаться команда, устанавливающая указатель стека, за которой последует прерывание таблицы векторных переходов с последующим выполнением программы исследования клавиатуры с целью определения действий, которых ждет пользователь.

При логических и арифметических операциях центральный процессор считывает содержимое запоминающего устройства и переносит эту информацию в регистр или в АЛУ для выполнения команды. При выборке операционного кода данные из запоминающего устройства поступают в регистр команд через внешнюю шину данных и далее к дешифратору и устройству управления. Отметим, что как только содержимое счетчика команд поступает на информационную шину, оно проходит также через инкрементор и возвращается обратно в регистр счетчика команд. Таким образом, при последовательных операциях счетчик команд всегда указывает следующую ячейку в запоминающем устройстве, к которой нужно осуществить доступ. В процессоре Z-80 используется 16-разрядный регистр команд, следовательно, в управляющем устройстве можно хранить 2п аппаратно реализованных микропрограмм. Фактически их хранится гораздо меньше, и большинство из них очень просты. Было бы трудно составить и отладить большое количество существенно отличающихся программ, поэтому, как правило, программы тесно связаны между собой. Например, набор команд процессора Z-80 включает проверку операционного кода, установку или сброс любого разряда в любом регистре. Такое подмножество требует большого количества микропрограмм, но, используя систему шифрования и дешифровки, определяемую управляющим устройством,-можно составить программы упорядочение, с меньшим количеством ошибок и меньшими затратами.

Система управления центральным процессором не только управляет

потоком данных внутри него, выполняя выборку операционного кода, но и синхронизирует работу внешних интегральных схем и работу самого центрального процессора. В определенном смысле проектирование системы управления в центральном процессоре упрощается, поскольку проектировщик знает, что должно происходить в центральном процессоре и каким образом следует быстро и эффективно осуществить синхронизацию. При этом центральный процессор должен сопрягаться с системой памяти и другими интегральными схемами, неизвестными проектировщику. Однако, чем больше разнообразие ИС, сопрягаемых с центральным процессором, тем легче найти рынок сбыта. Сопряжение выполняется путем установления жесткого протокола или набора правил для управляющей системы, позволяющего осуществлять передачу данных. Протокол для центрального процессора можно показать в виде временных диаграмм, чтобы проиллюстрировать поведение адресной, информационной и управляющей шин во время выборки операционного кода (рис. П1.5). Ось времени диаграммы направлена слева направо.

Считывание \ IU

Шина банных

17", I Тг \Т3

Считывание

Ш а да ных i

Рис. П1.5. Временная диаграмма Рис. Ш.6. Временная диаграмма выборки операционного кодазаписи

Выборка операционного кода, включая дешифровку, занимает 4 синхроимпульса или Т периодов. Возможно, для этого предназначалось 3 периода, но во время периодов Т3 и Г4, когда центральный процессор дешифрует команду, адресная шина не используется. Центральный процессор учитывает регенерирование внешней динамической памяти во время этих двух периодов с помощью специальных управляющих линий, не показанных на рис. Ш 5. Управляющая система центрального процессора гарантирует, что за каждой выборкой операционного кода будет автоматически следовать регенерация одной строки динамического запоминающего устройства с произвольной выборкой при использова-

нии минимального количества внешних аппаратных средств. На рис. П1.5 показана только выборка операционного кода в течение Т\ и Т2.

Выборка операционного кода начинается по переднему фронту синхросигнала системы Ф в момент Tt; для осуществления этой операции Mi переходит в активное состояние с низким уровнем, а содержимое счетчика команд переходит на адресную шину. Вообще, некоторые линии адресной шины находятся на логическом уровне 0, а другие на уровне 1, так что на временной диаграмме показаны оба уровня. Вскоре после перехода Mi к активному состоянию пересечение линий адресной шины означает стабильное установление нового адреса на выходных выводах центрального процессора. Стабильное состояние адресной шины сохраняется до периода Г3, когда она используется для регенерации системы. После прихода заднего фронта 7Л линия считывания переходит в активное состояние с низким уровнем, т. е. показывает внешнему за поминающему устройству, что входная сторона шины данных с тремя состояниями открыта. Она остается открытой до начала Ts. Передний фронт сигнала считывания означает, что центральный процессор фиксирует все, что есть в этот момент на информационной шине. Кратковременное изменение уровня на информационной шине вблизи переднего фронта сигнала линии считывания используется для определения требований к времени установки и времени промежуточного хранения центрального процессора. Это не означает, что это единственный период активности информационной шины. Система памяти может держать данные на шине в течение двух полных периодов синхронизации, но центральный процессор зафиксирует только те данные, которые имеются там в момент переднего фронта сигнала линии считывания. При записи операционного кода в ОЗУ имеет место временное распределение, противоположное тому, которое было при его считывании (рис. П1.6). Эта операция осуществляется в течение трех периодов Т. Первое изменение уровня информационной шины на временной диаграмме показы вает, когда центральный процессор отпирает выходную сторону своей информационной шины, а в течение Тъ она заперта. Выходные данные сохраняются центральным процессором на шине в течение максимального времени, требуемого медленно действующими устройствами. Эти две временные диаграммы показывают, что операция записи • предназначена для хранения данных на шине в течение максимального времени, тогда как операция считывания дает максимальное предупреждение внешнему прибору и фиксирует данные в последний момент. Такое описание временных диаграмм имеет целью только показать, как должна работать часть системы управления центрального процессора, чтобы синхронизировать временные распределения внешних ИС с центральным процессором.