памяти могут применяться отдельные адреса, данные и соединительные жгуты. Достоинством такой компоновки аппаратуры является возможность параллельной посылки управляющих и информационных сигналов. Данные можно отсылать в устройство ввода-вывода во время выборки

Внутренняя шина Ванных

Регистр команд

Дешифратор

Устройство управления

Рис П1 2. Часть компьютера, содержащая центральный процессор

центральным процессором следующего операционного кода из запоминающего устройства. К недостаткам этой системы следует отнести ее физические размеры, которые могут ограничивать скорость выполнения программы, а также обилие проводов, серьезно затрудняющих поиски неисправностей в аппаратуре.

Для нас представляет интерес центральный процессор, в котором АЛУ и схему управления можно выполнить в виде одной СБИС. Центральный процессор мы иногда будем называть микропроцессором общего назначения или просто микропроцессором. Одна ЭВМ может включать в себя несколько микропроцессоров, каждый из которых будет иметь свое назначение, как, например, ИС последовательного ввода-вывода или ИС прямого доступа к памяти, но центральный процессор выполняет более общие задачи, направляя поток данных к специализированным микропроцессорам и от них.

П1.3. УПРАВЛЯЮЩЕЕ УСТРОЙСТВО ЦЕНТРАЛЬНОГО ПРОЦЕССОРА

Управляющее устройство (УУ) центрального процессора определяет порядок, временное распределение и направление следования дан-, ных. Выходной сигнал УУ содержит синхроимпульсы, которые используются для синхронизации или управления отпиранием информационных регистров. Конструкция управляющего устройства н его

Счетчик программ

Адресная шина

Рис. Ш.З. Устройство управления центральным процессором

программирование основаны на модели Уилкеса (1951 г.). Его модель управления центральным процессором (рис. Ш.З) была первым применением систематического подхода к проектированию управляющего устройства микропроцессора. Обычно п-разрядный операционный код поступает в регистр команд и затем в дешифратор, который может иметь не больше 2" выходных линий. Каждая выходная линия может соединяться с любой из т управляющих линий, которые образуют информационную шину постоянного запоминающего устройства (ПЗУ), Адресование к ПЗУ обеспечивает только вывод данных на информационную шину (п параллельных линий). Информация записывается в запоминающее устройство при его изготовлении или, в случае программируемого ПЗУ, пользователем в специальной машине. Нельзя помещать (записывать) информацию в запоминающее устройство посредством программирования, как в случае запоминающего устройства с произвольной выборкой (ОЗУ), которое может принимать или выдавать информацию при адресовании к ячейкам памяти в запоминающем устройстве и получении команды, какие выполнять действия: вести запись данных в ячейки памяти или осуществлять считывание.

В системе может быть очень много управляющих линий. Центральный процессор Z-80 имеет 16 информационных регистров (ячеек памяти специального назначения), в которые можно записывать информацию и откуда ее можно считывать. Управляющие линии таких регистров должны быть разрешающими линиями с тремя состояниями (высокое напряжение, низкое напряжение или высокое сопротивление) в двунаправленной шине (рис. П1.3). Для передачи данных из регистра в регистр центральный процессор отпирает выход одного регистра для one-

рации считывания и вход второго регистра для операции записи. Таким образом, содержимое регистра, из которого считали информацию, не претерпевает изменений. Основным отличием современных управляющих устройств от модели Уилкеса является использование в них нескольких дешифраторов вместо одного большого. Это особенно важно для таких центральных процессоров, как Z-80 или Intel 8085, в которых есть по нескольку адресуемых внутренних регистров. Регистры можно кодировать тремя битами для групп из восьми; восемь управляющих линий, приходящих от такого дешифратора, позволяют осуществлять соединения, разрешающие запись или считывание регистров.

Дешифратор с линиями считывания называют дешифратором-источником, а с линиями записи - дешифратором назначения. В случае центрального процессора, управляющие линии которого организованы таким спобобом, операционные коды можно считывать в восьмеричной форме, что позволяет четко различать регистры назначения и регистры источники.

П1.4. АРХИТЕКТУРА ЦЕНТРАЛЬНОГО ПРОЦЕССОРА

На рис. П1.4 показана структурная схема центрального процессора Z-80, за исключением некоторых особенностей, отсутствующих и в большинстве других случаев. Микропроцессор использует одношинную систему. Кроме того, есть отдельная шина для адресов и управляющие линии. Информационные регистры центрального процессора сгруппиро-

Внутренняя шина Ванных

16-разрядный регистр неманд

Дешифратор

Устройстдо упрадления

Внутренние регистры данных

КаВреснви шине

Рис. Г11.4. Центральный процессор Z-80