|
||||
Меню:
Главная
Форум
Литература: Программирование и ремонт Импульсные блоки питания Неисправности и замена Радиоэлектронная аппаратура Микросхема в ТА Рубрикатор ТА Кабельные линии Обмотки и изоляция Радиоаппаратура Гибкие диски часть 2 часть 3 часть 4 часть 5 Ремонт компьютера часть 2 Аналитика: Монтаж Справочник Электроника Мощные высокочастотные транзисторы 200 микросхем Полупроводники ч.1 Часть 2 Алгоритмические проблемы 500 микросхем 500 микросхем Сортировка и поиск Монады Передача сигнала Электроника Прием сигнала Телевидиние Проектирование Эвм Оптимизация Автомобильная электроника Поляковтрансиверы Форт Тензодатчик Силовые полевые транзисторы Распределение частот Резисторные и термопарные Оберон Открытые системы шифрования Удк |
[66] AI6A17AIB Рис. 8.32. Регистр слова состояния АО ШАЦП А1 AZ A3 AS Аб А7 W Е 3 РСС Т i/osaecr вяшаях I/oS£LECT 6РСС по D1 ПЗ D6 D7 ШДЦП Обязательным условием нормальной работы сигнала ВЯ является правильная установка модуля расширения ООП, что особенно важно для тех исполнений модуля памяти и интерфейса, в которых объем памяти превышает 32К байт (в случае применения нескольких модулей ООП). Один модуль расширения ООП может быть установлен только в разъем Х7 платы памяти и интерфейса, второй - только в соседний разъем Х6, третий - в разъем Х5 и т.д. Максимальное число установленных таким образом плат расширения ООП равно пяти, и соответственно максимальный объем дополнительной оперативной памяти может достигать 640К байт (в случае использования памяти исполнения К565 РУ5). Приоритетность сигналов следующая: у модуля, установленного в разъем Х7, сигналы имеют наиболее низкий приоритет; чем дальше от крайнего разъема Х7 располагается очередной модуль, тем выше приоритет его сигнала; модуль, установленный в разъем ХЗ, имеет сигналы с наивысшим приоритетом. Это означает следующее: установка сигналов ВЯ в логическую единицу на модуле с более высоким приоритетом обеспечивает подключение на адреса 8000 - BFFF соответствующего массива памяти именно с этого модуля и независимо от сигнала ВЯ модуля с более низким приоритетом он переводится в режим хранения; чтобы обратиться к ОЗУ, расположенному на модуле с более низким приоритетом, необходимо предварительно установить в нуль все сигналы ВЯ модулей, имеющих более высокий приоритет по отношению к данному модулю. Для исполнения платы памяти и интерфейса с минимальным объемом ООП в 32К байт модуль расширения ООП может быть установлен в любой из свободных разъемов. Все сказанное относительно приоритета модуля остается в силе в том случае, если более чем один модуль расширения ООП установлены в соседние разъемы. Сигнал ВЯ не влияет на работу платы оперативной памяти в режиме псевдоПЗУ Блокировка записи. При необходимости защиты информации, записанной в ОЗУ модуля оперативной памяти, от случайных программных изменений на плате расширения памяти может быть введена зашита записи. Это достигается переключением сигнала "Блокировка записи" (Бл W) в состояние логической единицы, что запрещает запись в ОЗУ модуля, сохраняя доступность информации по чтению. Изменение информации в модуле возможно только после перевода Бл W в состояние логического нуля. На работу платы оперативной памяти в режиме псевдоПЗУ сигнал Бл W не влияет. Блокировка ПЗУ. В отличие от всех других разрядов слова состояния модуля, блокировка ПЗУ (БлПЗУ) оказывает влияние не только внутри модуля оперативной памяти, но и на работу ПЭВМ в целом. Можно выделить два основных состояния модуля псевдоПЗУ и компьютера в зависимости от двух возможных состояний разряда БлПЗУ: состояние логического нуля БлПЗУ одновременно разрешает запись в модуль псевдоПЗУ по адресам D000 - FFFF; запрещает считывание (выход в шину данных) из модуля псевдоПЗУ; разрешает нормальную работу стандартного ПЗУ; состояние логической единицы БлПЗУ одновременно: запрещает запись в модуль псевдоПЗУ; разрешает считывание из модуля псевдоПЗУ по адресам D000 -FFFF; блокирует (запрещает считывание) стандартное ПЗУ. Как видно, существует как бы раздвоение адресов D000 - FFFF при логи ческом нуле БлПЗУ: считывание из этих адресов происходит из стандартного ПЗУ, а запись - в ШУ модуля оперативной памяти. Именно это обстоятельство и позволяет достаточно просто осуществить загрузку ОЗУ модуля оперативной памяти для дальнейшей его работы в качестве псевдоПЗУ. На работу модуля для расширения памяти ООП разряд БлПЗУ не влияет. Запись нового слова состояния модуля. Изменение информации, записанной в регистр слова состояния (РСС), как и изменение информации модуля оперативной памяти, не может быть случайным, так как может привести к аварийному завершению работы компьютера. Поэтому в отличие от всех остальных используемых в ПЭВМ программных переключателей программные переключатели модуля оперативной памяти действуют только при наличии записи по ним. При этом сохраняется правило нереливантности данных: в любом программном переключателе значащим является только адрес, т.е. чтобы осуществить ввод нового слова состояния, необходимо записать произвольную информацию по адресу соответствующего программного переключателя. При этом в РСС запишутся младшие восемь разрядов ША ЦП (АО • А7). Все программные переключатели модуля оперативной памяти лежат в пределах диапазона адресов сигнала I/O SELECT (256 адресов) того разъема внутреннего интерфейса ПЭВМ, в который установлен модуль оперативной памяти, и указаны в табл. 8.4. Таким образом, например, для модуля расширения ООП запись произвольной информации по адресу, соответствующему программному переключателю С60А, обеспечивает подключение к адресам 8000 - BFFF массива "2" модуля оперативной памяти. А для модуля псевдоПЗУ, установленного в разъем Х5 платы памяти интерфейса, запись по адресу С420 вызывает подключение массива емкостью 16К байт к адресам D000 - FFFF и части этого массива емкостью 4К байт к адресам D000 - DFFF, а также блокирует стандартное ПЗУ и разрешает считывание информации из ОЗУ, одновременно запрещая запись в модуль. Чтение слова состояния центральным процессором. Слово состояния модуля является программнодоступным для центрального процессора, что облегчает использование модуля оперативной памяти в составе ПЭВМ. Чтобы прочитать слово состояния, центральный процессор должен обратиться по любому из 256 адресов сигнала I/O SELECT разъема, в который установлен модуль оперативной памяти. При этом к шине данных центрального процессора подключается буферный регистр слова состояния (БРСС), тем самым обеспечивая передачу слова состояния по ШД ЦП в центральный процессор. Кроме слова состояния, в его старшем разряде считываемого байта содержится информация о функциональном исполнении модуля оперативной памяти -признак исполнения модуля. Для модуля расширения ООП признак исполнения модуля равен логическому,нулю, а для модуля псевдоПЗУ - логической единице. Установка РСС в нулевое состояние. Чтобы исключить неоднознчность первоначальной установки РСС после включения, питания, вводится принудительная начальная установка РСС: с помощью цепочки R17, CI 1 (см. рис. 8.31) после включения питания происходит обнуление РСС. Это означает: для модуля расширения ОПП - работа в режиме хранения до тех пор, пока модуль не будет выбран; для модуля псевдоПЗУ - готовность к загрузке инсрормации с ГМД и гарантированная работа ПЭВМ со стандартным ПЗУ, пока вся необходимая информация не будет загружена в псевдоПЗУ. ОПЕРАЦИЯ ЧТЕНИЯ Операцию чтения осуществляет центральный процессор во время положительной фазы импульсов «0 (рабочей фазы), в течение которой процессор получает доступ к ОЗУ модуля при условии, что он выбран (см. рис. 8.1). Состояние дополнительного разряда А16 определяет один из массивов ОЗУ (ОЗУ1 или ОЗУ2), в котором находится адресуемая центральным процессором ячейка памяти. В этом случае один из массивов ОЗУ переходит из режима хранения в рабочий режим, а второй остается в режиме хранения. Мультиплексор адреса обеспечивает передачу кода адреса с ША ЦП на адресные входы микросхем ОЗУ. Выбранная из адресуемой ячейки памяти информация поступает с выходов микросхем памяти на буферный регистр данных (РБД), который передает поступившие данные на ШД ЦП. Мультиплексор адреса управляется по входу В импульсами ipO, а по входу А - сигналом С 0/7, ccttTBeTCTByjcauHM сигналу RAS, вырабатываемому во время отрицательной фазы <р0. Сигнал RAS формируется* на выходе 13 элемента D17 (см. рис. 8.31) в соответствии с импульсами 2 и 14 МГц. ОПЕРАЦИЯ ЗАПИСИ Как и операция чтения, операция записи осуществляется во время положи тельной фазы импульсов «0 (см. рис. 8.2). Низкий уровень сигнала W переводит в режим записи микросхемы одного из массивов ОЗУ (ОЗУ/ и ОЗУ2) в зависимости от состояния дополнительного разряда А16. По сигналу CAS (см. рис. 8.31) производится запись байта данных, поступающего с ШД ЦП в соответствующий массив (ОЗУ/ или ОЗУ2) по адресу, определяемому кодом адреса, поступающим через мультиплексор адреса с ША ЦП. Во время операции записи РБД всегда переводится в состояние высокого импеданса, тем самым отключаясь от ШД ЦП. Отметим, что выбор ОЗУ1 или ОЗУ2 осуществляется не сигналом R/W, а 16-м дополнительным разрядом, формируемым на выходе 4 РСС. Этим сигналом на выходе 3 или 6 элемента D12 формируется сигнал, соответствующий выбранному ОЗУ1 или ОЗУ2. РЕГЕНЕРАЦИЯ ПАМЯТИ Для используемых в модуле оперативной памяти микросхем динамической памяти необходимо обеспечить 128 циклов регенерации не более чем за 2 мс перебором адресов АО - А7, соответствующих сигналу RAS. С этой целью на |
Среды: Smalltalk80 MicroCap Local bus Bios Pci 12С ML Микроконтроллеры: Atmel Intel Holtek AVR MSP430 Microchip Книги: Емкостный датчик 500 схем для радиолюбителей часть 2 (4) Структура компьютерных программ Автоматическая коммутация Кондиционирование и вентиляция Ошибки при монтаже Схемы звуковоспроизведения Дроссели для питания Блоки питания Детекторы перемещения Теория электропривода Адаптивное управление Измерение параметров Печатная плата pcad pcb Физика цвета Управлении софтверными проектами Математический аппарат Битовые строки Микроконтроллер nios Команды управления выполнением программы Перехода от ahdl к vhdl Холодный спай Усилители hi-fi Электронные часы Сердечники из распылённого железа Анализ алгоритмов 8-разрядные КМОП Классификация МПК История Устройства автоматики Системы и сети Частотность Справочник микросхем Вторичного электропитания Типы видеомониторов Радиобиблиотека Электронные системы Бесконтекстный язык Управление техническими системами Монтаж печатных плат Работа с коммуникациями Создание библиотечного компонента Нейрокомпьютерная техника Parser Пи-регулятор ч.1 ПИ-регулятор ч.2 Обработка списков Интегральные схемы Шина ISAВ Шина PCI Прикладная криптография Нетематическое: Взрывной автогидролиз Нечеткая логика Бытовые установки (укр) Автоматизация проектирования Сбор и защита Дискретная математика Kb радиостанция Энергетика Ретро: Прием в автомобиле Управление шаговым двигателем Магнитная запись Ремонт микроволновки Дискретные системы часть 2 | ||