Ремонт принтеров, сканнеров, факсов и остальной офисной техники


назад Оглавление вперед




[55]

Кот

Цепь

Al

и

A3

00

А1

01

AS

01

Д7

01

AS

OS

AS

DS

AW

07

Alt

l/OSTKl

All

ifO

A13

useri

А И

V

AS

03

AIS

2hHz

AIS

All

AIS

AIS

Am

1NH

All

HFS

A22

IRO

A23

nm

A21

INT III

A2S

ОПА III

A2B

A27

BHD

Alt

euo .

All

sua

A30

sun

Mmm,

Цепь

SI

S!

63

AO

SI

Al

SS

Al

se

A3

SJ

Al

ss

AS

Si

AS

so

A7

611

AS

SI2

AS

613

A10

sn

Alt

SIS

All

SIS

AI3

617

All

SIS

AIS

ЛЗ

RjW

S20

sit

l/o stit

SZZ

<PZ

S23

ОМА

SI*

HIT OUT

S2S

ОМА OUT

SIS

sn

SIS

623

+ 58

630

*SS


базовом варианте ПЭВМ на плате центрального процессора имеется только одна микросхема ПЗУ - 07, которая хранит программу "Системный монитор". Для использования системных программ следует от микропроцессора отключать шину данных центрального процессора. При обращении микропроцессора по адресам этих программ необходимо подключить его шины данных к одной из микросхем ПЗУ. Рассмотрим, как это происходит в базовом варианте ПЭВМ.

Как известно, "Системный монитор" располагается в диапазоне адресов F800 - FFFF. При обращении по любому из этих адресов пять старших разрядов А15 -All оказываются в состоянии логической единицы. Это означает, что на выходе 4 дешифратора D4 будет находиться логический нуль, как только на его адресный вход поступит комбинация 11111. Этот нулевой сигнал подается на вход GE (ножка 18) микросхемы 07. Другой нулевой сигнал поступает : выхода схемы 02. /, на вход которой подается высокий уровень сигнала INH. Оба нулевых сигнала включают D7 в работу. На адресные входы D7 микропроцессор выставляет адрес нужной ячейки, а на выходах этой микросхемы появляются считываемые данные, поступающие на ШД микропроцессора. Адрес на 07 поступает через ШФА. Для блокировки ШФД на время работы 07 иопользуется сигнал ВКШД = 1. Формирование сигнала осуществляется на D5.3 нулевыми сигналами, поступающими с выходов 9 и 10 дешифратора, и инверсным высоким уровнем INH.

При обращении центрального процессора к псевдоПЗУ по адресам системного монитора на шине INH выставляется логический нуль, который, инвертируясь D2.1, блокирует работу по входу DE (ножка 20). Этот же сигнал на шине INY формирует сигнал ВКШД-l, блокирующий работу ШФД.

Список применяемых микросхем модуля центрльного процессора приведен ниже.

Обозначение на схемеТип элемента

D1 ..................................... К555ЛАЗ

D2 ..................................... К555ЛН1

D3 ..................................... К555ЛЕ1

D4 ..................................... К555ИД4

D5 ..................................... К555ЛА4

D6 ..................................... К155ЛП8

D7 ..................................... К573РФ2

D8 ..................................... МП6502

D9 - D14 ............................... К589АП16

На рис. 7.17 приведена функциональная схема дешифратора D4.

Рассмотрим, каким образом элемент 07 используется в качестве носителя "Системного монитора". Для выбранных адресов этой микросхемы памяти указан код информации записи (для программирования и контроля) в виде двух шестнадцатеричных цифр. Каждая цифра шестнадцатеричного кода информации записи соответствует двоичному числу на выводах 9, 10, 11, 13 (правая цифра), на выводах 14, 15, 16, 17 (левая цифра) микросхемы 07. При этом выводы 5-8 соответствуют младшим разрядам кода адреса записываемой информации, а выводы 19, 22, 23 - коду старших разрядов адреса информации записи. Таким образом, в микросхему записывается 2К байт данных. Перепрограммирование микросхемы возможно после стирания старой информации ультрафиолетовым излучением, например, на установке ТФМЗ. 857209.


8.3. МОДУЛЬ ИНТЕРФЕЙСА И ПАМЯТИ

УЗЛЫ МОДУЛЯ

На модуле интерфейса и памяти расположены три функциональных блока машины (рис. 8.11): оперативная память ОП; дисплейный контроллер ДК; встроенный интерфейс ввода-вывода ВИ ВВ. Кроме того, на этом модуле размещены разъемы, на которых реализован внешний интерфейс ПЭВМ. Обмен информацией между центральным процессором и функциональными блоками модуля обеспечивается шиной данных и шиной адресов центрального процессора (соответственно ШД ЦП и ША ЦП).

Оперативная память. Оперативная память связана с ДК так же, как и с центральным процессором, шиной адреса (ША ДК) и шиной данных (ША ДК). По ША ДК от ДК в ОП передаются 16-разрядные коды адреса, формируемые ДК, а по ШД ДК из ОП в ДК поступают 16-разрядные коды данных, которые после соответствующей обработки ДК выводит на экран видеоконтрольного устройства ВКУ- Следует отметить, что ДК только считывает информацию из ОП и поэтому ША ДК и ШД ДК являются однонаправленными (рис. 8.12).

ШД ЦП

ШД ЛА-

Рис . 8.11. Функциональная схема ячейки памяти и интерфейса

\ША ДК

ВКУ

ОП

ДК

В И В/В

=>

ША ЦП

ШДЦП

ША ОЗУ

т

6РП1

Z 03У1

П1

ПО

ВРП2

В

0ЭУ2

5t

ВРД

16

шддк

надр Б

IS

РУЛ

ДРА

ША ЦП

6РА

16 ША ДК

Рис. 8. 12. Функциональная схема оперативной памяти:

ШД ЦП - шина данных центрального процессора; ША ОЗУ - шина адреса оперативного запоминающего устройства; БРП1. БРП2 - буферные регистры памяти; ОЗУ 1, ОЗУ2 - оперативные запоминающее устройства; БРД - буферный регистр данных; ШД, ДК - шина данных дисплейного контроллера; МАДР - мультиплексор адреса: РУП - регистр управления памятью: ДРА - логика формирования дополнительных разрядов адреса; БРА - буферный регистр адреса; DO - шина данных чтения; DI - шина данных записи; ША ЦП - шина адреса центрального про- цессора; ШАДК - шина адреса дисплейного контроллера



[стр.Начало] [стр.1] [стр.2] [стр.3] [стр.4] [стр.5] [стр.6] [стр.7] [стр.8] [стр.9] [стр.10] [стр.11] [стр.12] [стр.13] [стр.14] [стр.15] [стр.16] [стр.17] [стр.18] [стр.19] [стр.20] [стр.21] [стр.22] [стр.23] [стр.24] [стр.25] [стр.26] [стр.27] [стр.28] [стр.29] [стр.30] [стр.31] [стр.32] [стр.33] [стр.34] [стр.35] [стр.36] [стр.37] [стр.38] [стр.39] [стр.40] [стр.41] [стр.42] [стр.43] [стр.44] [стр.45] [стр.46] [стр.47] [стр.48] [стр.49] [стр.50] [стр.51] [стр.52] [стр.53] [стр.54] [стр.55] [стр.56] [стр.57] [стр.58] [стр.59] [стр.60] [стр.61] [стр.62] [стр.63] [стр.64] [стр.65] [стр.66] [стр.67] [стр.68] [стр.69] [стр.70] [стр.71] [стр.72] [стр.73] [стр.74] [стр.75] [стр.76] [стр.77] [стр.78] [стр.79] [стр.80] [стр.81] [стр.82] [стр.83] [стр.84] [стр.85] [стр.86] [стр.87] [стр.88] [стр.89] [стр.90] [стр.91] [стр.92] [стр.93] [стр.94] [стр.95] [стр.96] [стр.97] [стр.98]