|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Меню:
Главная
Форум
Литература: Программирование и ремонт Импульсные блоки питания Неисправности и замена Радиоэлектронная аппаратура Микросхема в ТА Рубрикатор ТА Кабельные линии Обмотки и изоляция Радиоаппаратура Гибкие диски часть 2 часть 3 часть 4 часть 5 Ремонт компьютера часть 2 Аналитика: Монтаж Справочник Электроника Мощные высокочастотные транзисторы 200 микросхем Полупроводники ч.1 Часть 2 Алгоритмические проблемы 500 микросхем 500 микросхем Сортировка и поиск Монады Передача сигнала Электроника Прием сигнала Телевидиние Проектирование Эвм Оптимизация Автомобильная электроника Поляковтрансиверы Форт Тензодатчик Силовые полевые транзисторы Распределение частот Резисторные и термопарные Оберон Открытые системы шифрования Удк |
[52]
Нагрузочные резисторы источников сигналов R/W, RES, RDY, IRQ, NMI, DMA, INH, USERI установлены в ячейке процессора ПЭВМ и подключены одним концом к указанным сигналам, а другим - к источнику питания +5 В. ПОСТРОЕНИЕ МОДУЛЕЙ ВНЕШНЕГО ИНТЕРФЕЙСА Управление контроллерами внешних устройств. В каждый из шести интер фейсных разъемов компьютера (2-й разъем используется для модуля центрального процессора) может быть установлен модуль (ячейка) внешнего интерфейса, осуществляющий те или иные функции ввода-вывода и обработки информации. Для каждого периферийного модуля в поле адресов ввода-вывода отведено 272 адреса, из которых 16 адресов стробирует сигнал DS, а 256 адресов - сигнал I/OS. Кроме того, имеется дополнительная область емкостью 2048 К байт, доступная для всех ячеек внешнего интерфейса и стробируемая сигналом I/O STR. Распределение адресов приведено в табл. 8.4. Сигнал DS формируется низким уровнем в течение действия низкого уровня фазы <pl при обращении микропроцессора по адресам CONO - CONF, где N = К + 8, аК = 0 + 7- номер соответствующего разъема. В табл. 8.4 приведено распределение адресов. Из таблицы видно, что сигнал формируется для 16 адресов по каждому из разъемов, кроме Х2. Сигнал DS и адресные шины А00 - A0F могут быть использованы для адресации внутренних схем периферийной платы или для выработки различных сигналов управления периферийного устройства. Совместное использование их с линией R/W удваивает число сигналов DS. Более подробно эти сигналы рассмотрены в п. 8.3. Постоянная память модуля. Наличие сигнала T/OS, адресующего 256-байтовую страницу памяти для каждого периферийного модуля, позволяет использовать ее Таблица 8.4 Внешний интерфейс
для размещения управляющих программ или подпрограмм (драйверов), предназначенных для управления этим модулем. Сигнал T70S сформируется аналогично сигналу DS при обращении микропроцессора по адресам С100 - C6FF (см. табл. 8.4). Возможны различные случаи использования этого сигнала При организации на контроллере периферийного устройства памяти сигнал T70S используется как сигнал ВМ (ВК). а адресные сигналы А00 - AFF служат для выбора конкретного адреса. При этом R/W определяет соответствующую операцию. На плату можно добавлять небольшое ПЗУ, содержащее программу управления. В некоторых случаях, например при обслуживании высокоскоростных устройств, место ПЗУ занимает буферная память (до 256 байт). Для построения постоянной памяти рекомендуется использование ПЗУ или перепрограммируемого ПЗУ (ППЗУ) с временем выборки не более 450 не. Шину данных ПЗУ необходимо подключать к шине данных интерфейса ПЭВМ через выходные буфера в соответствии с табл. 8.3. Расширение постоянной памяти модуля. Зона памяти 2К байт (2048 байт) с адресами С800 - CFFF зарезервирована за периферийными устройствами для ПЗУ или ППЗУ, предназначенными для хранения больших программ или подпрограмм -драйверов. Подключение этой памяти осуществляется сигналом Т70 STR, который формируется аналогично сигналу DS ( в соответствии с табл. 8.3) при обращении микропроцессора по адресам С800 - CFFF. На рис. 8.3 приведена схема усложненной адресации, позволяющая подключить дополнительную память на нескольких разъемах. Реализация прямого доступа к памяти (DMA). Передача данных с внешних запоминающих устройств в оперативную память ПЭВМ обычно выполняется побайтно под управлением микропроцессора. При организации высокоскоростных информационных систем управления передачей данных осуществляется отдельной периферийной платой. При этом внешнее устройство получает прямой доступ к ОЗУ ПЭВМ, причем центральный процессор должен быть полностью остановлен. Периферийный модуль получает доступ к шине чтения-записи, а также к адресной шине и шине данных. На рис. 8.4 приведена фукциональная схема, осуществляющая блокировку процессора, шин адреса, данных и R/W1 3anpocoM на предоставление прямого доступа является низкий уровень сигнала RDY. Сформированный на D-триггере низкий уровень сигнала DMA является признаком готовности шины данных, адреса и R/W центрального процессора к операции прямого доступа. Сигнал DMA должен выдаваться только во время положительной фазы импульсов <fil. Он может прервать работу микропроцессора после окончания текущего цикла. Для организации системы приоритета используются сигналы DMA DM и DMA OUT. Шина DMA OUT обеспечивает выход цепи приоритета к разъемам на низших иерархических уровнях. В рабочем режиме этот вход установлен в состояние логической единицы. В нерабочем режиме шина подсоединена к входу DMA DM. Аналогично используется шина DMA DM, обеспечивающая вход цепи приоритета к разъемам на высших иерархических уровнях. Если сигнал не используется, шина DMA DM соединена с шиной DMA OUT. Шины DMA DM и DMA OUT позволяют организовать прямой доступ к памяти по принципу "гирлянды": внешнее устройство с более высоким приоритетом может заблокировать прямой доступ к памяти устройству с низким приоритетом. Для устранения конфликтных ситуаций, возникающих при работе различных источников информации на общую область памяти, каждый периферийный модуль должен иметь устройство коммутации, подключающее его в нужный момент к шине данных ПЗУ. Это устройство включается сигналом I/OS, т.е. дополнительное ПЗУ на любом модуле будет частично включаться после первого обращения программы к устройству, на котором оно находится. Вторым сигналом, включающим допол- 1/0 STROBE-Ц-1 л10 -У-1 АО) AD8 АО! А06 А05 ДМ jloscuct, EH) I/O STROBE ш AW ПЗУ 2Кбайт EPR0M V-BUS Рис. 8.3. Схема подключения дополнительной памяти Рис. 8.4. Прямой доступ к памяти for If о ОМА Высокоскоростное устройство о/мена Ванными О 9<f- |
Среды: Smalltalk80 MicroCap Local bus Bios Pci 12С ML Микроконтроллеры: Atmel Intel Holtek AVR MSP430 Microchip Книги: Емкостный датчик 500 схем для радиолюбителей часть 2 (4) Структура компьютерных программ Автоматическая коммутация Кондиционирование и вентиляция Ошибки при монтаже Схемы звуковоспроизведения Дроссели для питания Блоки питания Детекторы перемещения Теория электропривода Адаптивное управление Измерение параметров Печатная плата pcad pcb Физика цвета Управлении софтверными проектами Математический аппарат Битовые строки Микроконтроллер nios Команды управления выполнением программы Перехода от ahdl к vhdl Холодный спай Усилители hi-fi Электронные часы Сердечники из распылённого железа Анализ алгоритмов 8-разрядные КМОП Классификация МПК История Устройства автоматики Системы и сети Частотность Справочник микросхем Вторичного электропитания Типы видеомониторов Радиобиблиотека Электронные системы Бесконтекстный язык Управление техническими системами Монтаж печатных плат Работа с коммуникациями Создание библиотечного компонента Нейрокомпьютерная техника Parser Пи-регулятор ч.1 ПИ-регулятор ч.2 Обработка списков Интегральные схемы Шина ISAВ Шина PCI Прикладная криптография Нетематическое: Взрывной автогидролиз Нечеткая логика Бытовые установки (укр) Автоматизация проектирования Сбор и защита Дискретная математика Kb радиостанция Энергетика Ретро: Прием в автомобиле Управление шаговым двигателем Магнитная запись Ремонт микроволновки Дискретные системы часть 2 | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||