Ремонт принтеров, сканнеров, факсов и остальной офисной техники


назад Оглавление вперед




[48]

(рис. 7.11). Отличительной особенностью схемы является возможность параллельной записи информации в счетчик.

Схема имеет два счетных входа (вход +/ в режиме суммирования и вход в режиме вычитания -/); четыре входа параллельной записи DI - D4; управляющий вход V, разрешающий параллельную запись информации; вход R установки в нуль; выходы /, 2, 4, 8 четырех разрядов счетчика; выходы прямого Р и обратного

Р переносов, позволяющие осуществлять каскадное соединение счетчиков без

дополнительной логики.

В зависимости от состояния установочных и управляющих входов возможны три режима работы счетчика: режим установки в .логический нуль; режим параллельной записи; режим хранения, режим счета.

Режим установки в нуль обеспечивается подачей на вход R уровня логической единицы. При этом отключается вход, разрешающий запись, и входы параллельной записи.

Режим параллельной записи обеспечивается подачей на входы V и R уровня логического нуля. При этом импульсы, поданные на информационные входы DI -D4, появляются на выходах триггеров независимо от состояния входного тактового импульса.

Режим хранения обеспечивается подачей на вход V уровня логической единицы, а на вход R - уровня логического нуля. При этом запрещается запись новой информации, и до прихода тактового импульса предыдущая информация хранится в счетчике. Поступление тактового импульса приводит к изменению состояния счетчика на следующее в последовательности двоично-десятичного счета. Дальнейший счет осуществляется по каждому положительному перепаду тактового импульса, когда на втором счетном входе имеется уровень логической единицы.

Состояния входов и выходов счетчика при различных режимах его работы

2

приведены в таблице на рис. 7.11

На выходе прямого переноса Р импульс отрицательной полярности формируется при переполнении счетчика, т.е. при появлении в нем максимального числа, и при условии, что тактирующий импульс, поданный на вход +/, находится на уровне логического нуля. На выходе обратного переноса Р импульс

формируется при появлении на выходах всех разрядов счетчика логического нуля, когда тактовый импульс, поданный на вход -/, находится в состоянии логического нуля. Длительность импульсов на выходах Р и Р равна длительности отрицательного импульса на счетном входе.

Каскадное соединение счетчиков образуется соединением выхода прямого переноса со счетным входом +/ следующего счетчика, а также соединением выхода обратного переноса Р со счетным входом -/ следующего счетчика.

В таблице для примера приведены состояния двух информационных входов и соответствующих им выходов.


Схема может быть использована во многих устройствах, когда первоначальное число должно быть занесено в счетчик и многократно просчитано.

К555КП13. Схема представляет собой четырехразрядный регистр с четырьмя двухвходовыми мультиплексорами на входах (рис. 7.12).

Схема содержит четыре пары информационных входов Dl - D8, управляющий вход V выбора слова, тактовый вход С и четыре выхода QJ - Q4 каждого разряда слова. В зависимости от состояния управляющего входа V в регистр заносится одно из двух выбираемых слов. Если вход V находится на уровне логического нуля, то по отрицательному фронту тактового импульса в регистр заносится информация со входов Dl, D3, D5, D7. Для выбора другого слова вход V должен быть переведен в состояние логической единицы.

При соединении входов и выходов нескольких схем друг с другом можно получить регистр сдвига четырехразрядного двоичнодесятичного кода. Сдвиг из регистра в регистр будет осуществляться по каждому отрицательному фронту тактового импульса. В регистре сдвига сохраняется возможность параллельной загрузки.

К555КЛ11. Схема представляет собой четыре коммутатора двух входов на один выход, принимающий три устойчивых состояния (рис. 7.13).

Каждый коммутатор имеет два информационных входа Dl, D2 и один выход, а также общие для всех коммутаторов управлящий вход V и вход Z управления выходом. В зависимости от состояния входа V сигнал с информационного входа О/ или D2 передается в прямом коде на выход коммутатора. При этом вход Z должен находиться в состоянии логического нуля. При подаче на вход Z уровня

02

04

01

и

ю

оэ

OS

07

06

V

ns

776

V7 DS

MX

Q1

02

Q3

<7*

15

03

02

05

06

IS

01

13

11

10

12

14

73

Рис. 7.12. Условное обозначение мы К555КП13

V

MX

Q1

02

04

07

03

12

мнкросхе-

Рис. 7.13. Условное обозначение мы К555КП11

микросхе-

Вход

Выход

Л1

D2

1

V

X

X

1

X

г

0

X

0

0

0

1

X

0

0

1

X

0

0

1

0

X

1

0

1

1


логической единицы выходы переходят в третье состояние независимо от состояния информационных входов.

Состояние выхода в зависимости от состояния информационных и управляющих входов приведено в таблице на рис. 7.13.

Оюсобность данных схем принимать состояние, характеризуемое высоким выходным сопротивлением, позволяет использовать их для организации ПРОВОДНОГО ИЛИ объединением по выходу нескольких схем.

К555ТМ2. Схема (рис. 7.14) представляет собой два триггера типа D, переключающиеся по положительному фронту.

Каждый триггер имеет информационны вход D, установочные входы R и S, тактовый вход С, прямой Q и инверсный Q выходы.

Уровень логического нуля на входе устанавливает триггер в единичное состояние. Информация со входа передается на выход в момент перехода тактового импульса С из состояния логического нуля в состояние логической единицы. При этом на вход R должен быть подан уровень логической единицы.

Когда на тактовом входе С постоянный уровень логического нуля или логи-

ot

04

>s

тт

Q

OS

ог

о .с

03

06

01

I я

OS

10

> S

Q <7<

11

О > С

11 1

13 ,

I Я

Вход

Выход

S ,

я

с

D

0

0

0

1

X

X

1

0

1

0

X

X

0

1

0

0

X

X

1*

1*

1

1

I

/

1

0

1

1

I

0

0

1

1

1.

0

X

н

н

1

1

1

X

н

н

Рис. 7.14. Условное обозначение росхемы К555ТМ2

оз

ог

01

15

13

12

10

03

07

DO 01 02 ОЗ

о<,

OS Об 07

MX

05

ОБ

Вход

Выход

V1

42

V3

Z

Прямой

инверсный

X

X

X

1

Z*

г*

0

0

0

0

00

од

1

0

0

0

О/

01

0

1

0

0

02

02

1

1

0

0

03

0~3

0

0

1

0

О*

ol

1

0

1

0

OS

05

0

1

1

0

Об

Об

1

1

1

0

07

07

Рис.7. 15. Условное обозначение микросхемы К555КП15



[стр.Начало] [стр.1] [стр.2] [стр.3] [стр.4] [стр.5] [стр.6] [стр.7] [стр.8] [стр.9] [стр.10] [стр.11] [стр.12] [стр.13] [стр.14] [стр.15] [стр.16] [стр.17] [стр.18] [стр.19] [стр.20] [стр.21] [стр.22] [стр.23] [стр.24] [стр.25] [стр.26] [стр.27] [стр.28] [стр.29] [стр.30] [стр.31] [стр.32] [стр.33] [стр.34] [стр.35] [стр.36] [стр.37] [стр.38] [стр.39] [стр.40] [стр.41] [стр.42] [стр.43] [стр.44] [стр.45] [стр.46] [стр.47] [стр.48] [стр.49] [стр.50] [стр.51] [стр.52] [стр.53] [стр.54] [стр.55] [стр.56] [стр.57] [стр.58] [стр.59] [стр.60] [стр.61] [стр.62] [стр.63] [стр.64] [стр.65] [стр.66] [стр.67] [стр.68] [стр.69] [стр.70] [стр.71] [стр.72] [стр.73] [стр.74] [стр.75] [стр.76] [стр.77] [стр.78] [стр.79] [стр.80] [стр.81] [стр.82] [стр.83] [стр.84] [стр.85] [стр.86] [стр.87] [стр.88] [стр.89] [стр.90] [стр.91] [стр.92] [стр.93] [стр.94] [стр.95] [стр.96] [стр.97] [стр.98]