Ремонт принтеров, сканнеров, факсов и остальной офисной техники


назад Оглавление вперед




[45]

Пользуясь схемами динамической логики, удается выполнить многие функции, применяя меньшее число компонентов по сравнению с обычными схемами. В результате этого для реализации данной функции расходуется меньшая площадь кристалла, или на той же площади реализуется большее число функций.

Ниже приведены основные характеристики БИС ОЗУ динамического типа [3 - 5J.

К507РУ1 К535РУЗ К565РУ1 К565РУЗ К565РУ6

Емкость, бит... 10245124К16К16К

Организация

памяти ...... 1024x1 бит64x8 бит 4096x1 бит 16384x1 бит 16384x1 бит

Время цикла выборки.....

мкс ......... 0,70,40.40,40,4

Однако схемы динамической памяти обладают и определенными недостатками, прежде всего необходимостью периодической перезаписи информации. Обращение к матрице запоминающих элементов для записи или чтения данных вызывает подключение к усилителям считывания одной строки матрицы; при этом автоматически происходит подзаряд конденсаторов всех ячеек выбранной строки. Этот процесс называют регенерацией памяти. Для предотвращения потери информации необходимо обращаться к каждой строке матрицы не реже чем через 2 мс. При выполнении микропроцессором реальной программы это условие не всегда соблюдается, так как к одним ячейкам обращаются часто, а к другим очень редко. Поэтому в состав ПЭВМ входит специальный блок регенерации памяти, автоматически выполняющий периодическую перезапись содержимого всех ячеек динамической памяти.

Рассмотрим мультиплексированные БИС памяти - микросхемы К565РУ6 [3, 4]. Несмотря на большую информационную емкость (16К бит), эта схема размещена в корпусе с 16 выводами, хотя только для обращения к 16К ячейкам памяти необходимо иметь 14-разрядный адрес. Поэтому в данной микросхеме имеется специальный адресный регистр (рис. 7.2), информация в который заносится в два приема:

сначала поступают адреса семи младших разрядов, а затем семи старших. Первые сопровождаются управляющим сигналом RAS (Row Address Select - выбор строки), а вторые - сигналом CAS (Column Address Select - выбор столбца). Запись информации в ейку памяти происходит с вывода Dl (Data In) в момент действия сигнала CAS, если предварительно уже сделан выбор строки путем подачи сигнала RAS. Одновременно должен действовать сигнал WE (Write ЕпаЫе). Микросхемы динамической памяти в течение всего цикла записи характеризуются высоким выходным сопротивлением; таким образом, отпадает необходимость в специальном выходном буфере для связи с линиями шины данных. Считывание данных происходит также в момент действия сигнала выбора столбца CAS после предварительной установки сигнала выбора строки RAS.

Для ввода-вывода данных корпус БИС должен содержать столько же выводов, сколько битов имеется в слове, хранимом в памяти. Если длина слова памяти равна машинному слову микропроцессора, то организация системы памяти значительно упрощается, так как каждый вывод корпуса подключается к соответ-


ствуюшей линии шины данных. Но подобная организация БИС памяти имеет место только в некоторых ПЗУ. Гораздо чаще организация микросхемы такова, что слово памяти и соответственно число выводов корпуса меньше, чем разрядность машинного слова. В частности, большинство БИС ОЗУ имеет организацию 256x1, 512x1, 1024x1 и т.д. Иными словами, обычно в каждой ячейке памяти хранится лишь один бит.

При однобитной организации БИС памяти необходимая длина машинного слова достигается параллельным включением соответствующего числа БИС. В микропроцессорах с байтовой (восьмиразрядной) организацией машинного слова нужно параллельно включить восемь одинаковых БИС памяти(К565РУ6 или К565РУ5). Адресные входы всех этих БИС подключаются к разрядам шины адреса через мультиплексор адреса. Все выводы ВМ и ЧТЗП подключаются также параллельно к соответствующим линиям шины управления.

7.5. СПРАВОЧНЫЕ СВЕДЕНИЯ ПО МИКРОСХЕМАМ

1*

К155ИЕ5. Быстродействующий счетчик К155ИЕ5 представляет собой асинхронный делитель частоты на триггерах типа J-K (рис. 7.3).

Первый триггер, имеющий тактовый вход 67 и изолированный от других триггеров прямой выход /, представляет собой счетчик-делитель на 2. Три остальных триггера образуют счетчик-делитель на 8. Счетные импульсы при этом должны подаваться на вход С2, а частота, деленная на 8, снимается с выхода 4. Счетчики работают самостоятельно, однако выбор их производится по входам RI и R2, которые обеспечивают два режима работы. Значения сигналов на этих входах для различных режимов работы счетчиков приведены в таблице на рис. 7.3.

01

JO-

CK

09

Режим работы

Состояние установочного входа

счетчика

/?;

R2

Установка в„0"

;

;

Счет

0

X

0

Рис. 7.3. Условное обозначение микросхемы К155ИЕ5:

х - любое состояние; * - 3-е состояние (состояние высокого сопротивления)

описание схем различных типов микросхем приводится в соответствии с техническими условиями на них.


Переключение триггеров происходит по каждому срезу входных тактовых импульсов. Путем внешнего соединения выхода / с входом С2 образуется двоичный счетчик-делитель на 16. Счетные импульсы при этом подаются на вход С/, а частота, деленная на 16, снимается с выхода 4. В режиме счета состояния выходов триггеров меняются в последовательности двоичного счета от 0 до 15.

К155ИЕ8. Счетчик К155ИЕ8 представляет собой шестиразрядный двоичный делитель частоты с постоянным и переменным коэффициентом деления (рис. 7.4). Схема имеет тактовый счетный вход С; вход R установки в нуль; строоируюший вход VI, который управляет дешифратором коэффициента; разрешающий буферный вход V2, служащий для управления входами; шесть информационных входов О/ -D6 для выбора коэффициента деления частоты; вход V3 одиночно-каскадного счета, используемый для управления выходом; выходы At и А2 для счета импульсов в прямом и инверсном коде; разрешающий выход В, используемый при увеличении разрядов счетчика. Режим счета обеспечивается подачей на входы VI, V2, R уровня логического нуля.

В зависимости от кодовой комбинации на информационных входах Dl, D6 счетчик из 64 входных импульсов выделяет М импульсов, определяемых по формуле

М = А-2° ♦ Д-21 + С-22 ♦ D-23 + Е2А + F25,

где А, В, С, D, Е, F - состояния информационных входов D6 - DI соответственно.

При этом частота на выходе счетчика

вых 64

Число М определяет количество импульсов за цикл, равный 64 периодам входного тактового импульса.

Если на всех информационных входах представлен логический нуль, то на выходе А2 устанавливается состояние логической единицы. Если один из информационных входов находится в состоянии логической единицы, то М оказывается числом, кратным 2, и счетчик осуществляет деление на целое постоянное число. Во всех остальных случаях коэффициент деления - число дробное. Состояние (или число импульсов на выходах счетчика) в зависимости от состояний входов, приведено в таблице на рис. 7.4.

Когда входные схемы И дешифратора коэффициента закрыты стробом, вход V3 одиночно-каскадного счета, будучи подсоединенным к счетному входу, может быть использован для передачи счетной частоты в инверсном коде на выход At.

Для получения 12-разрядного делителя частоты разрешающий выход В должен быть подсоединен к стробирующему и разрешающему входам следующего каскада. Выход А2 подсоединяется к входу V3 следующего каскада счетчика, частота промежуточного деления снимается с выхода At.

К155ИР1. Схема представляет собой четырехразрядный регистр сдвига с входами последовательного и параллельного занесения. Функциональная схема регистра (рис. 7.5) содержит четыре счетных триггера, пять схем И-ИЛИ-НЕ и шесть инверторов.



[стр.Начало] [стр.1] [стр.2] [стр.3] [стр.4] [стр.5] [стр.6] [стр.7] [стр.8] [стр.9] [стр.10] [стр.11] [стр.12] [стр.13] [стр.14] [стр.15] [стр.16] [стр.17] [стр.18] [стр.19] [стр.20] [стр.21] [стр.22] [стр.23] [стр.24] [стр.25] [стр.26] [стр.27] [стр.28] [стр.29] [стр.30] [стр.31] [стр.32] [стр.33] [стр.34] [стр.35] [стр.36] [стр.37] [стр.38] [стр.39] [стр.40] [стр.41] [стр.42] [стр.43] [стр.44] [стр.45] [стр.46] [стр.47] [стр.48] [стр.49] [стр.50] [стр.51] [стр.52] [стр.53] [стр.54] [стр.55] [стр.56] [стр.57] [стр.58] [стр.59] [стр.60] [стр.61] [стр.62] [стр.63] [стр.64] [стр.65] [стр.66] [стр.67] [стр.68] [стр.69] [стр.70] [стр.71] [стр.72] [стр.73] [стр.74] [стр.75] [стр.76] [стр.77] [стр.78] [стр.79] [стр.80] [стр.81] [стр.82] [стр.83] [стр.84] [стр.85] [стр.86] [стр.87] [стр.88] [стр.89] [стр.90] [стр.91] [стр.92] [стр.93] [стр.94] [стр.95] [стр.96] [стр.97] [стр.98]