Ремонт принтеров, сканнеров, факсов и остальной офисной техники


назад Оглавление вперед




[44]

для логического нуля и только 0,1 мА для логической единицы. Эти значения гарантированы разработчиками микропроцессорного комплекса, и, хотя на практике их фактически завышают, все же они указывают те границы, которых следует придерживаться при эксплуатации компьютера.

Если суммарная нагрузка какой-либо линии шины адреса или шины данных будет превосходить указанные выше значения, то в такую шину надо вводить буфера-усилители, которые называют шинными формирователями.

При проектировании ПЭВМ "Агат" была оценена токовая нагрузка, которую будет испытывать каждая линия шин адреса и данных. Адресные линии в микропроцессорной системе управления связаны со множеством входов различных модулей, подключенных параллельно. Модули памяти обычно потребляют ток очень малой силы (0,02 - 0,4 мА), но в состав системы входят те или иные логические устройства, для реализации которых применяются интегральные схемы серии К155. Сила тока, потребляемого на входах этих микросхем, состаляет 1,6 мА в состоянии логического нуля и 0,04 мА в состоянии логической единицы, т.е. практически полностью расходуется токовый ресурс микропроцессора 6502.

Чтобы сократить потребление тока в сигнальных линиях и тем самым избежать введения буферных усилителей-формирователей, логические преобразования выполнены на интегральных схемах серии К555. Эти схемы потребляют токи меньшей силы: в состоянии логического нуля - 0,36 мА, а в состоянии логической единицы - 0,02 мА. Таким образом, микропроцессор 6502 может непосредственно (без применения буферов) выдержать нагрузку пяти интегральных схем серии К555.

В общем случае нагрузка по току на адресных линиях может превысить возможности микропроцессора, тогда возникает необходимость во введении шинных формирователей. Введение буфера адреса требуется и потому, что адресные линии работают на значительную емкостную нагрузку, например, на внешний интерфейс. Для поддержания электрических характеристик сигнала на конце линии его необходимо усиливать перед передачей по интерфейсу, т.е. применять шинный формирователь.

Включение буфера в шину данных. Когда микропроцессор работает в режиме вывода, к шине данных параллельно подключается много различных модулей. При этом может оказаться, что общая нагрузка от всех устройств будет для шины данных чрезмерной. Эта ситуация подобна той, которая обсуждалась при рассмотрении нагрузки на шину адреса, и для ее предотвращения нужно также вводить буферформирователь.

Однако, рассматривая шину данных, необходимо учитывать то обстоятельство, что в отличие от адресной шины, в которой сигналы проходят только в одном направлении (от микропроцессора к другим модулям системы), шина данных двунаправленная.

Для использования в качестве двунаправленного буфера создана специальная интегральная схема К589АП16 [3, 4] - четырехразрядный сдвоенный шинный формирователь (см. п. 7.8). Эта схема состоит из набора усилителей с тремя состояниями на выходе и логических схем на входе для управления направлением передачи (ВН - выбор направления) и организации доступа. Отличительной особенностью этих микросхем является малая сила потребляемого тока на входе (0,25 мА) и высокая нагрузочная способность: первая группа усилителей дает


50 мА при нулевом и 10 мА при единичном уровне, а вторая группа - 15 и 1 мА соответственно. При использовании интегральной схемы К589АП16 в качестве двунаправленного буфера шины данных выводы А и С соединяются, но включенным всякий раз может быть только один из усилителей, так как выход другого переводится в вьюокоомное состояние.

При подаче на вход ВН логической единицы информация от микропроцессора передается к другим модулям системы (запись), а при подаче логического нуля информация передается от модулей к микропроцессору (чтение). В третье (высокоомное) состояние шинные формирователи переводятся путем подачи на вход ВМ уровня логической единицы. В реальной системе этот сигнал может быть взят с выхода DMA интерфейса. Если режим передачи управления в системе не используется, то на вход ВМ нужно постоянно подавать уровень логического нуля, соединив, например, вывод / микросхемы с корпусом.

На практике шинные формирователи К589АП16 применяют в качестве буфера не только шины данных, но и шины адреса, хотя одно состояние при этом оказывается избыточным. Для сюслуживания всей шины адреса требуется четыре микросхемы.

7.3.ДЕШИФРАТОРЫ

Дешифраторы адреса используются для реализации принципа адресации к ссютветствуюшим устройствам.

На вход дешифратора подаются сигналы с линий шины адреса, а на выходе образуются сигналы выбора (селекции). Эти сигналы имеют много разных наименований и обозначений. Довольно часто используется обозначение CS (Chip Select - выбор кристалла), поэтому иногда используется его русский эквивалент ВК. Часто применяется также обозначение ВМ (выбор микросхемы или выбор модуля). Кроме того, сигналы селекции называют также входом разрешения или входом доступа СЕ (Chip Enable), так как какая-либо операция в данной микросхеме может выполняться только тогда, когда на вход доступа поступает сигнал соответствующего уровня, т.е. логическая единица, если вход ВМ прямой, и логический нуль, если вход ВМ инверсный (кстати сказать, чаще используется именно инверсный вход). Такой вход доступа (выбора) имеют все микросхемы памяти, шинные формирователи и буферные регистры.

Многие микросхемы имеют не один, а несколько входов ВМ, каждый из которых требует различных логических уровней разрешающих сигналов. Образно можно сказать, что микросхема имеет запирающий ее замок, ключом к которому является соответствующая кодовая комбинация на входах разрешения ВМ, ВМ и т.д.

Схема селекции микросхем может быть собрана из отдельных логических элементов, но в ПЭВМ "Агат" эти схемы реализованы в виде микросхем среднего уровня интеграции К155ИД4 [3 - 5].

7.4.ОПЕРАТИВНЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА

Оперативные запоминающие устройства (ОЗУ) часто выполняются на МОП-транзисторах. Особенностью этих транзисторов является очень высокое входное сопротивление, что позволяет использовать в качестве элемента памяти кон-


денсатор, функции которого выполняет паразитная емкость. В результате получается так называемая динамическая память.

Схема, иллюстрирующая принцип работы динамической памяти, приведена на рис. 7.1. Входной сигнал поступает на затвор транзистора через ключ. Конденсатор заряжается входным сигналом до напряжения этого сигнала. При размыкании ключа заряд на конденсаторе сохраняется, поддерживая транзистор либо в открытом, либо в закрытом состоянии в зависимости от логического уровня входного сигнала. Вследствие очень медленного разряда конденсатора через сопротивление затвора уровень входного сигнала сохраняется, т.е. информация "запоминается", до следующего замыкания ключа. Выходной сигнал снимается со стока МОП-транзистора, так что конденсатор практически никогда не шунтируется нагрузкой.

Однако практически нельзя сохранить информацию в течение длительного времени. Ключ представляет собой МОП-транзистор, имеющий некоторое конечное сопротивление, шунтирующее конденсатор. Изоляция затвора транзистора также обладает конечным сопротивлением. Поэтому максимальное время запоминания, или минимальная рабочая частота схемы, определяется емкостью конденсатора и этими двумя сопротивлениями (главным образом сопротивлением ключа).

На рис. 7.1 изображена реальная схема динамической ячейки памяти с запоминанием на кондесаторе. Такая ячейка управляется двухтактной серией синхронизирующих импульсов <pl и ч>2. Запоминающие конденсаторы в интегральной схеме специально не формируются, а в качестве их используются паразитные емкости. Предположим, что на вход схемы подан логический нуль. В течение действия импульса tpl транзисторы VT2 и VT3 открыты, a VTI закрыт. На выходе VT3 потенциал будет близок к напряжению питания и зарядит конденсатор С. В следующий период (во время действия импульса tp2) транзистор VT4 проводит ток, а транзистор VT5 выполняет роль нагрузочного сопротивления. На выходе будет уровень логического нуля. Если же на вход подать логическую единицу, то транзистор VTI открывается, напряжение питания падает практически полностью на VT2, и заряда конденсатора через VT3 не происходит. В следующем такте, во время действия импульса <р2, на выходе будет уровень напряжения питания, т.е. уровень логической единицы.

+ 0

VT1

Вход

ср!

W Ж)

VT2VTS

АО А1

А6 Ч

=Лвшод

Адресный регистр

VT6

Рис. 7.1. Динамическая память

Рис. 7.2. БИС памяти емкостью 16 К бит с мультиплексированием выводов

RA£ -OS -WE -

блок управления

строк

запониноющих злеменяюв (128x128)

Ж

блок усилителей считывания

Дешифратор столбцов

блок ввода-вывода



[стр.Начало] [стр.1] [стр.2] [стр.3] [стр.4] [стр.5] [стр.6] [стр.7] [стр.8] [стр.9] [стр.10] [стр.11] [стр.12] [стр.13] [стр.14] [стр.15] [стр.16] [стр.17] [стр.18] [стр.19] [стр.20] [стр.21] [стр.22] [стр.23] [стр.24] [стр.25] [стр.26] [стр.27] [стр.28] [стр.29] [стр.30] [стр.31] [стр.32] [стр.33] [стр.34] [стр.35] [стр.36] [стр.37] [стр.38] [стр.39] [стр.40] [стр.41] [стр.42] [стр.43] [стр.44] [стр.45] [стр.46] [стр.47] [стр.48] [стр.49] [стр.50] [стр.51] [стр.52] [стр.53] [стр.54] [стр.55] [стр.56] [стр.57] [стр.58] [стр.59] [стр.60] [стр.61] [стр.62] [стр.63] [стр.64] [стр.65] [стр.66] [стр.67] [стр.68] [стр.69] [стр.70] [стр.71] [стр.72] [стр.73] [стр.74] [стр.75] [стр.76] [стр.77] [стр.78] [стр.79] [стр.80] [стр.81] [стр.82] [стр.83] [стр.84] [стр.85] [стр.86] [стр.87] [стр.88] [стр.89] [стр.90] [стр.91] [стр.92] [стр.93] [стр.94] [стр.95] [стр.96] [стр.97] [стр.98]